インテルのみ表示可能 — GUID: mwh1409958261466
Ixiasoft
1.1. 概要
1.2. システムレベルのデバッグ・インフラストラクチャー
1.3. 仮想JTAG インターフェイスの概要
1.4. ランタイム通信
1.5. 仮想JTAG IP コアのインスタンス化
1.6. シミュレーション・サポート
1.7. デザインのコンパイル
1.8. SLD_NODE 検出と列挙
1.9. 仮想IR 命令レジスターのキャプチャ-
1.10. AHDL 関数プロトタイプ
1.11. VHDL コンポーネント宣言
1.12. VHDL LIBRARY-USE 宣言
1.13. TAP コントローラー・ステートマシン・デザイン例
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例
1.16. 改訂履歴
インテルのみ表示可能 — GUID: mwh1409958261466
Ixiasoft
1.5.1. IP Catalog とパラメーター・エディター
IP Catalog 内には、プロジェクトで使用可能な IP コアが表示されます。 IP コアを検索してカスタマイズするには、IP Catalog 機能から次の手順を行います。
- IP Catalog をShow IP for active device familyまたはShow IP for all device familiesでフィルターします。プロジェクトを開いていない場合は、IP Catalog 内でDevice Familyを選択します。
- IP Catalog に完全な、または部分的な IP コア名を検索フィールドに入力し、検索します。
- IP コアを右クリックしてサポートされるデバイスの詳細を表示し、IP コアのインストール・フォルダーを開いて、IP ドキュメントへのリンクをクリックします。
- Search for Partner IPをクリックし、アルテラのウェブサイト上でパートナーの IP 情報へアクセスします。
パラメーター・エディターは、IP バリエーション名、オプションのポート、出力ファイルの生成オプションを指定するように促します。パラメーター・エディターは、・プロジェクト内で IP バリエーションのトップレベルの IP ファイル (.ip) を生成します。パラメーター・エディターは、・プロジェクト内で IP バリエーションのトップレベルの Quartus IP ファイル (.qip) を生成します。これらのファイルは、プロジェクト内の IP バリエーションを表し、パラメーター化の情報を格納します。
図 13. IP パラメーター・エディター ()