インテルのみ表示可能 — GUID: bhc1411109488774
Ixiasoft
1.1. 概要
1.2. システムレベルのデバッグ・インフラストラクチャー
1.3. 仮想JTAG インターフェイスの概要
1.4. ランタイム通信
1.5. 仮想JTAG IP コアのインスタンス化
1.6. シミュレーション・サポート
1.7. デザインのコンパイル
1.8. SLD_NODE 検出と列挙
1.9. 仮想IR 命令レジスターのキャプチャ-
1.10. AHDL 関数プロトタイプ
1.11. VHDL コンポーネント宣言
1.12. VHDL LIBRARY-USE 宣言
1.13. TAP コントローラー・ステートマシン・デザイン例
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例
1.16. 改訂履歴
インテルのみ表示可能 — GUID: bhc1411109488774
Ixiasoft
1.16. 改訂履歴
日付 |
バージョン |
変更内容 |
---|---|---|
2016年10月 | 2016.10.31 | IP コアのアップグレード の項を削除 |
2015年11月 | 2015.11.20 | JTAG TAP コントローラー・ステートマシン の図でEXIT2_DR からSHIFT_DR へのフローを修正 |
2014年7月 | 2014.07.08 |
|
2014年3月 |
2014.03.19 |
「仮想JTAG メガファンクションのパラメーター」表でSLD_IR_WIDTH パラメーターの説明を更新 |
2014年2月 |
2014.02.25 |
|