仮想JTAG（altera_virtual_jtag)IP コアのユーザーガイド

ダウンロード PDF
ID 683705
日付 10/31/2016
Public
ドキュメント目次
ドキュメント目次 x
1. アルテラ仮想JTAG（altera_virtual_jtag)IP コアのユーザーガイド
1. アルテラ仮想JTAG（altera_virtual_jtag)IP コアのユーザーガイド x
1.1. 概要 1.2. システムレベルのデバッグ・インフラストラクチャー 1.3. 仮想JTAG インターフェイスの概要 1.4. ランタイム通信 1.5. 仮想JTAG IP コアのインスタンス化 1.6. シミュレーション・サポート 1.7. デザインのコンパイル 1.8. SLD_NODE 検出と列挙 1.9. 仮想IR 命令レジスターのキャプチャ－ 1.10. AHDL 関数プロトタイプ 1.11. VHDL コンポーネント宣言 1.12. VHDL LIBRARY-USE 宣言 1.13. TAP コントローラー・ステートマシン・デザイン例 1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例 1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例 1.16. 改訂履歴
1.1. 概要 x
1.1.1. IP コアのインストールとライセンス取得 1.1.2. On-Chip Debugging Tool Suite 1.1.3. 仮想JTAG IP コアのアプリケーション 1.1.4. JTAG プロトコル 1.1.5. JTAG 回路のアーキテクチャー
1.2. システムレベルのデバッグ・インフラストラクチャー x
1.2.1. SLD インフラストラクチャーのトランザクション・モデル 1.2.2. SLD ハブ有限状態機械
1.3. 仮想JTAG インターフェイスの概要 x
1.3.1. 入力ポート 1.3.2. 出力ポート 1.3.3. パラメーター 1.3.4. 仮想JTAG IP コアのデザインフロー 1.3.5. シミュレーション・モデル 1.3.6. ランタイム通信 1.3.7. 仮想JTAG チェーンによるDR シフト操作の実行
1.4. ランタイム通信 x
1.4.1. キャプチャーされたIR/DR 値を返さない仮想IR/DR シフト・トランザクション 1.4.2. 現在のVIR/VDR 値をキャプチャーする仮想IR/DR シフト・トランザクション 1.4.3. カスタムJTAG コントローラーを使用する場合のリセットに関する考慮事項
1.5. 仮想JTAG IP コアのインスタンス化 x
1.5.1. IP Catalog とパラメーター・エディター 1.5.2. IP コアのパラメーターとオプションの指定 1.5.3. HDL で直接インスタンス化する
1.5.1. IP Catalog とパラメーター・エディター x
1.5.1.1. パラメーター・エディター
1.5.2. IP コアのパラメーターとオプションの指定 x
1.5.2.1. アルテラIP コア向けに生成されるファイル（Legacy Parameter Editor）
1.7. デザインのコンパイル x
1.7.1. サードパーティー製の合成ツールのサポート
1.8. SLD_NODE 検出と列挙 x
1.8.1. HUB_INFO 命令の発行 1.8.2. HUB IP コンフィグレーション・レジスター 1.8.3. SLD_NODE Info レジスター
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例 x
1.14.1. ライトロジック 1.14.2. リードロジック 1.14.3. ランタイム通信
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例 x
1.15.1. JTAG User Code 設定のコンフィグレーション
1. アルテラ仮想JTAG（altera_virtual_jtag)IP コアのユーザーガイド

1.8.3. SLD_NODE Info レジスター

SLD ノードの数が分かっている場合、各ノードのSLD_NODE_INFO レジスターを生成するために8 回の4 ビット・ニブルスキャンをノードごとに1 回繰り返すことによって、ハブ上のノードを列挙することができます。

DR ニブルシフトは、Hub IP コンフィグレーション・レジスターをシフトアウトするために使用されるHUB_INFO DR シフトの続きです。

ノードのADDR 値は、ノードがシフトアウトされる順に、つまり、最初のノードSLD_NODE_INFO のシフトアウトから始まり、ハブ上の最後のノードを含むまでによって決定されます。以下の表は、SLD_NODE_INFO レジスターとその機能の説明を示しています。

表 13.  SLD_NODE_INFO レジスター

31

27

26

19

18

8

7

0

Node Version

NODE ID

NODE MFG_ID

NODE_INST_ID

表 14.  SLD_NODE_INFO レジスターの概要

フィールド

機能

Node Version

SLD ノードのバージョンを識別します。

NODE ID

NODE IP のタイプを識別します（仮想JTAG IP コアでは0x8）。

NODE MFG_ID

SLD ノード製造者ID（仮想JTAG IP コアでは0x6E）です。

NODE_INST_ID

同じIP の複数のインスタンスを区別するために使用されます。 パラメーター・エディターで割り当てられたインスタンス・インデックスに対応します。

デザイン内の各仮想JTAG インスタンスは、NODE ID とNODE_INST_ID をデコードすることによって識別できます。仮想JTAG IP コアは、NODE ID = 8 を使用します。NODE_INST_ID は、パラメーター・エディターで設定したインスタンス・インデックスに対応します。各仮想JTAG ノードのADDR ビットは、各仮想JTAG インスタンスを、SLD_NODE_INFO レジスターがシフトアウトされるシーケンス番号と照合することによって決定されます。

レベル 2 の表題