インテルのみ表示可能 — GUID: bhc1411109429152
Ixiasoft
1.1. 概要
1.2. システムレベルのデバッグ・インフラストラクチャー
1.3. 仮想JTAG インターフェイスの概要
1.4. ランタイム通信
1.5. 仮想JTAG IP コアのインスタンス化
1.6. シミュレーション・サポート
1.7. デザインのコンパイル
1.8. SLD_NODE 検出と列挙
1.9. 仮想IR 命令レジスターのキャプチャ-
1.10. AHDL 関数プロトタイプ
1.11. VHDL コンポーネント宣言
1.12. VHDL LIBRARY-USE 宣言
1.13. TAP コントローラー・ステートマシン・デザイン例
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例
1.16. 改訂履歴
インテルのみ表示可能 — GUID: bhc1411109429152
Ixiasoft
1.8.1. HUB_INFO 命令の発行
SLD ハブには、デザイン内の各SLD ノードのHUB IP コンフィグレーション・レジスターとSLD_NODE_INFO レジスターが含まれています。HUB IP コンフィグレーション・レジスターは、USER1 DR チェーンの寸法を決定するために必要な情報を提供します。
SLD_NODE_INFO レジスターは、デザイン内の仮想JTAG インスタンスのアドレスマッピングを決定するために使用されます。このレジスターセットは、HUB_INFO 命令を発行することによってシフトアウトされます。SLD ハブおよびHUB_INFO 命令のADDR ビットはともに0 × 0 です。
この時点ではm とn は未知であるため、DR レジスター(ADDR bits + VIR_VALUE)がゼロで満たされる必要があります。64 個のゼロのシーケンスをUSER1 DR にシフトするだけで、m とn に対して最も保守的な場合をカバーするのに十分です。