インテルのみ表示可能 — GUID: bhc1411109322234
Ixiasoft
1.1. 概要
1.2. システムレベルのデバッグ・インフラストラクチャー
1.3. 仮想JTAG インターフェイスの概要
1.4. ランタイム通信
1.5. 仮想JTAG IP コアのインスタンス化
1.6. シミュレーション・サポート
1.7. デザインのコンパイル
1.8. SLD_NODE 検出と列挙
1.9. 仮想IR 命令レジスターのキャプチャ-
1.10. AHDL 関数プロトタイプ
1.11. VHDL コンポーネント宣言
1.12. VHDL LIBRARY-USE 宣言
1.13. TAP コントローラー・ステートマシン・デザイン例
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例
1.16. 改訂履歴
インテルのみ表示可能 — GUID: bhc1411109322234
Ixiasoft
1.2. システムレベルのデバッグ・インフラストラクチャー
JTAG リソースを必要とするオンチップ・デバッギング・ツールは、2 つのデータレジスター・チェーンパスを共有しており、これらのデータレジスター・チェーンパスはUSER1 およびUSER0 命令で選択できます。 データパスは、アルテラのデバイスのプログラマブル・ロジック・エレメントで使用するJTAG 回路の拡張です。
JTAG リソースは複数のオンチップ・アプリケーション間で共有されるため、アービトレーション・スキームは、異なるアプリケーション間でUSER0 とUSER1 のスキャンチェーンがどのように割り当てられるかを定義する必要があります。SLD(システム・レベル・デバッグ)インフラストラクチャーは、JTAG リソースを使用するすべてのプログラマブル・ロジック・アプリケーションのシグナル・コンベンションとアービトレーション・ロジックを定義します。以下の図は、SLD インフラストラクチャー・アーキテクチャーを示しています。
図 5. システム・レベル・デバッグ・インフラストラクチャーの機能モデル