インテルのみ表示可能 — GUID: mwh1409958256601
Ixiasoft
1.1. 概要
1.2. システムレベルのデバッグ・インフラストラクチャー
1.3. 仮想JTAG インターフェイスの概要
1.4. ランタイム通信
1.5. 仮想JTAG IP コアのインスタンス化
1.6. シミュレーション・サポート
1.7. デザインのコンパイル
1.8. SLD_NODE 検出と列挙
1.9. 仮想IR 命令レジスターのキャプチャ-
1.10. AHDL 関数プロトタイプ
1.11. VHDL コンポーネント宣言
1.12. VHDL LIBRARY-USE 宣言
1.13. TAP コントローラー・ステートマシン・デザイン例
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例
1.16. 改訂履歴
インテルのみ表示可能 — GUID: mwh1409958256601
Ixiasoft
1.1.1. IP コアのインストールとライセンス取得
ソフトウェアのインストールは FPGA IP ライブラリーを含みます。このライブラリーは追加のライセンスなしで製品使用に役立つIP コアの機能を提供しています。 ライブラリーの一部の IP 機能では、製品に使用する場合に個別のライセンスを購入する必要があります。OpenCore® 機能を使用すると、 ソフトウェアのシミュレーションおよびコンパイル時に FPGA IP コアを評価することができます。機能性とパフォーマンスにご満足の場合、Self Service Licensing Center ページで任意の FPGA 製品のライセンス番号を取得できます。
ソフトウェアはデフォルトでIP コアを以下のロケーションにインストールします。
図 1. IPコアのインストール・パス
ロケーション | ソフトウェア | プラットフォーム |
---|---|---|
<drive>:\intelFPGA_pro\quartus\ip\altera | Windows | |
<drive>:\intelFPGA\quartus\ip\altera | Windows | |
<home directory>:/intelFPGA_pro/quartus/ip/altera | Linux | |
<home directory>:/intelFPGA/quartus/ip/altera | Linux |