インテルのみ表示可能 — GUID: bhc1411109423226
Ixiasoft
1.1. 概要
1.2. システムレベルのデバッグ・インフラストラクチャー
1.3. 仮想JTAG インターフェイスの概要
1.4. ランタイム通信
1.5. 仮想JTAG IP コアのインスタンス化
1.6. シミュレーション・サポート
1.7. デザインのコンパイル
1.8. SLD_NODE 検出と列挙
1.9. 仮想IR 命令レジスターのキャプチャ-
1.10. AHDL 関数プロトタイプ
1.11. VHDL コンポーネント宣言
1.12. VHDL LIBRARY-USE 宣言
1.13. TAP コントローラー・ステートマシン・デザイン例
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例
1.16. 改訂履歴
インテルのみ表示可能 — GUID: bhc1411109423226
Ixiasoft
1.7. デザインのコンパイル
デザイン内で仮想JTAG IP コアのインスタンスを最大128 個インスタンス化できます。 コンパイル後、各インスタンスは、以下の図に示すCompilation Report のAnalysis&Synthesis セクションのVirtual JTAG Settings ページに示されているように、一意のID を持ちます。
図 17. 仮想JTAG インスタンスのID
これらの一意のID は、Quartus II Tcl API がIP コアの各インスタンスに適切に対処するために必要です。
仮想JTAG IP コアを追加すると、デザインのロジックリソースが使用されます。Compilation Report のFitter Resource セクションには、以下の図に示すように、ロジックリソースの使用状況が表示されます。
図 18. ロジックリソースの使用状況