仮想JTAG（altera_virtual_jtag)IP コアのユーザーガイド

ダウンロード PDF
ID 683705
日付 10/31/2016
Public
ドキュメント目次
ドキュメント目次 x
1. アルテラ仮想JTAG（altera_virtual_jtag)IP コアのユーザーガイド
1. アルテラ仮想JTAG（altera_virtual_jtag)IP コアのユーザーガイド x
1.1. 概要 1.2. システムレベルのデバッグ・インフラストラクチャー 1.3. 仮想JTAG インターフェイスの概要 1.4. ランタイム通信 1.5. 仮想JTAG IP コアのインスタンス化 1.6. シミュレーション・サポート 1.7. デザインのコンパイル 1.8. SLD_NODE 検出と列挙 1.9. 仮想IR 命令レジスターのキャプチャ－ 1.10. AHDL 関数プロトタイプ 1.11. VHDL コンポーネント宣言 1.12. VHDL LIBRARY-USE 宣言 1.13. TAP コントローラー・ステートマシン・デザイン例 1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例 1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例 1.16. 改訂履歴
1.1. 概要 x
1.1.1. IP コアのインストールとライセンス取得 1.1.2. On-Chip Debugging Tool Suite 1.1.3. 仮想JTAG IP コアのアプリケーション 1.1.4. JTAG プロトコル 1.1.5. JTAG 回路のアーキテクチャー
1.2. システムレベルのデバッグ・インフラストラクチャー x
1.2.1. SLD インフラストラクチャーのトランザクション・モデル 1.2.2. SLD ハブ有限状態機械
1.3. 仮想JTAG インターフェイスの概要 x
1.3.1. 入力ポート 1.3.2. 出力ポート 1.3.3. パラメーター 1.3.4. 仮想JTAG IP コアのデザインフロー 1.3.5. シミュレーション・モデル 1.3.6. ランタイム通信 1.3.7. 仮想JTAG チェーンによるDR シフト操作の実行
1.4. ランタイム通信 x
1.4.1. キャプチャーされたIR/DR 値を返さない仮想IR/DR シフト・トランザクション 1.4.2. 現在のVIR/VDR 値をキャプチャーする仮想IR/DR シフト・トランザクション 1.4.3. カスタムJTAG コントローラーを使用する場合のリセットに関する考慮事項
1.5. 仮想JTAG IP コアのインスタンス化 x
1.5.1. IP Catalog とパラメーター・エディター 1.5.2. IP コアのパラメーターとオプションの指定 1.5.3. HDL で直接インスタンス化する
1.5.1. IP Catalog とパラメーター・エディター x
1.5.1.1. パラメーター・エディター
1.5.2. IP コアのパラメーターとオプションの指定 x
1.5.2.1. アルテラIP コア向けに生成されるファイル（Legacy Parameter Editor）
1.7. デザインのコンパイル x
1.7.1. サードパーティー製の合成ツールのサポート
1.8. SLD_NODE 検出と列挙 x
1.8.1. HUB_INFO 命令の発行 1.8.2. HUB IP コンフィグレーション・レジスター 1.8.3. SLD_NODE Info レジスター
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例 x
1.14.1. ライトロジック 1.14.2. リードロジック 1.14.3. ランタイム通信
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例 x
1.15.1. JTAG User Code 設定のコンフィグレーション
1. アルテラ仮想JTAG（altera_virtual_jtag)IP コアのユーザーガイド

1.4. ランタイム通信

仮想JTAG IP コアのTcl API には、アルテラのプログラミング・ケーブルが必要です。カスタム・コントローラーを使用してJTAG チェーンを直接駆動するデザインは、仮想JTAG IP コアのインスタンスをターゲットするために正しいJTAG IR/DR トランザクションを発行する必要があります。 各仮想JTAG IP コア・インスタンスのアドレス値とレジスター長情報は、コンパイルレポートで提供されます。

以下の図は、仮想JTAG IP コア・インスタンスのコンパイルレポートを示しています。その以下の表では、Virtual JTAG Settings コンパイルレポートの各列について説明します。

図 10. コンパイルレポート
表 8.  Virtual JTAG Settings の概要

設定

概要

Instance Index

仮想JTAG IP コアのインスタンス・インデックス。 コンパイル時に割り当てられます。

Auto Index

インデックスが自動割り当てされたかどうかを示します。

Index Re-Assigned

インデックスがユーザによって割り当てられたかどうかを示します。

IR Width

このIP コア・インスタンスの仮想IR レジスターの長さ。パラメーター・エディターで定義します。

Address

コンパイラーによってIP コアに割り当てられたアドレス値です。

USER1 DR Length

USER1 DR レジスターの長さ。 USER1 DR レジスターは、すべてのSLD ノードのVIR をカプセル化します。

VIR Capture Instruction

このIP コア・インスタンスのVIR をキャプチャーする命令値です。

Tcl API は、device_virtual_ir_shift コマンドとdevice_virtual_dr_shift コマンドでshow_equivalent_device_ir_dr_shift 引数を使用してJTAG IR/DR トランザクションを返す方法を提供します。以下の例では、仮想IR/DR シフトの戻り値を使用して、基礎となるトランザクションの形式を示します。

Tcl API を使用してデザイン内のビットパターンを照会するには、device_virtual_ir_shift コマンドとdevice_virtual_dr_shift コマンドで show_equivalent_device_ir_dr_shift 引数を使用します。

両方の例は、単一の仮想JTAG インスタンスを持つ同じデザインからです。参照仮想JTAG インスタンスのVIR の長さは3 ビットの長さに設定されています。

レベル 2 の表題