インテルのみ表示可能 — GUID: bhc1411109439783
Ixiasoft
1.1. 概要
1.2. システムレベルのデバッグ・インフラストラクチャー
1.3. 仮想JTAG インターフェイスの概要
1.4. ランタイム通信
1.5. 仮想JTAG IP コアのインスタンス化
1.6. シミュレーション・サポート
1.7. デザインのコンパイル
1.8. SLD_NODE 検出と列挙
1.9. 仮想IR 命令レジスターのキャプチャ－
1.10. AHDL 関数プロトタイプ
1.11. VHDL コンポーネント宣言
1.12. VHDL LIBRARY-USE 宣言
1.13. TAP コントローラー・ステートマシン・デザイン例
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例
1.16. 改訂履歴
インテルのみ表示可能 — GUID: bhc1411109439783
Ixiasoft
1.9. 仮想IR 命令レジスターのキャプチャ－
複数のノードを含むアプリケーションでは、VIR の値をキャプチャーするには、SLD ノードをターゲットにするためにSLD ハブに命令を発行する必要があります。VIR_CAPTURE 命令を使用してVIR を照会することができます。
各NODE VIR レジスターは、USER1 DR チェーンへのパラレル・ホールド・ランク・レジスターとして機能します。sld_hub は、VIR シフト値の先頭にあるビットを使用して、正しいSLD NODE VIR レジスターをターゲットにします。SLD_state_machine がvirtual_update_IR をアサートした後、アクティブSLD ノードはUSER1 DR レジスターのVIR_VALUE をラッチします。
以下の図は、USER1 DR レジスターとSLD ノードVIR の相互作用の機能モデルを示しています。ADDR ビットは、sld_hub FSM がvirtual_update_IR 状態を終了した後に、図の選択マックスをターゲットにします。次のUSER1 DR トランザクションでは、USER1 DR チェーンは最後のアクティブなSLD_NODE のVIR をラッチしてTDO からシフトアウトします。したがって、前のシフトサイクルで扱ったノードとは異なるSLD ノードのVIR を取得する必要がある場合は、VIR_CAPTURE 命令を発行する必要があります。sld_hub へのVIR_CAPTURE 命令はアドレスサイクルとして動作し、マックスへの更新を強制します。
図 19. USER1 DR チェーンとSLD ノードVIR の相互作用の機能モデル
VIR_CAPTURE 命令を構成するには、次の命令形式を使用します。
VIR_CAPTURE = ZERO [ (m – 4)..0] ## ADDR [(n – 1)..0] ## 011
この形式では、ZERO[ ] は0 の配列で、## は連結演算子で、m はVIR_VALUE の幅で、n はADDR ビットの幅です。