インテルのみ表示可能 — GUID: bhc1411109336570
Ixiasoft
1.1. 概要
1.2. システムレベルのデバッグ・インフラストラクチャー
1.3. 仮想JTAG インターフェイスの概要
1.4. ランタイム通信
1.5. 仮想JTAG IP コアのインスタンス化
1.6. シミュレーション・サポート
1.7. デザインのコンパイル
1.8. SLD_NODE 検出と列挙
1.9. 仮想IR 命令レジスターのキャプチャ-
1.10. AHDL 関数プロトタイプ
1.11. VHDL コンポーネント宣言
1.12. VHDL LIBRARY-USE 宣言
1.13. TAP コントローラー・ステートマシン・デザイン例
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例
1.16. 改訂履歴
インテルのみ表示可能 — GUID: bhc1411109336570
Ixiasoft
1.2.2. SLD ハブ有限状態機械
SLD ハブはハードJTAG TAP コントローラー・ステートマシンから独立してTMS をデコードし、内部JTAG パス用の同等のステートマシン(「SLD ハブ有限状態機械」と呼ばれる)を実装します。 SLD ハブは、VIR チェーンおよびVDR チェーンに対して、TAP コントローラーがJTAG IR およびDR チェーンに対して実行する機能と類似する機能を実行します。このハブは、SLD ノードをTDI ピンのアクティブパスとして使用可能にし、VIR とVDR レジスター間のTDI データを選択し、シフト・トランザクションの開始と停止を制御し、VIR とVDR のパラレル・ホールド・レジスターとパラレル・シフト・レジスター間のデータフローを制御します。
VIR とVDR へのシフトはすべてDR シフト・トランザクション内にカプセル化されているため、VIR とVDR のデータパスを選択するには追加の制御信号が必要です。SLD ハブは、USER1 コマンドを使用してVIR データパスを選択し、USER0 コマンドを使用してVDR データパスを選択します。
イネーブル信号のバンクを含むこの状態情報は、各SLD ノードに転送されます。SLD ノードは、sld_hub によって提供される制御状態に従って、VIR およびVDR への更新を実行します。SLD ノードは、TDI ピンとTDO ピンの間の連続性を維持する責任があります。
以下の図は、SLD ハブ有限状態機械を示しています。 アプリケーション設計に使用できるダイレクトステート信号はありません。
図 7. sld_hub 有限状態機械