インテルのみ表示可能 — GUID: bhc1411109485023
Ixiasoft
1.1. 概要
1.2. システムレベルのデバッグ・インフラストラクチャー
1.3. 仮想JTAG インターフェイスの概要
1.4. ランタイム通信
1.5. 仮想JTAG IP コアのインスタンス化
1.6. シミュレーション・サポート
1.7. デザインのコンパイル
1.8. SLD_NODE 検出と列挙
1.9. 仮想IR 命令レジスターのキャプチャ－
1.10. AHDL 関数プロトタイプ
1.11. VHDL コンポーネント宣言
1.12. VHDL LIBRARY-USE 宣言
1.13. TAP コントローラー・ステートマシン・デザイン例
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例
1.16. 改訂履歴
インテルのみ表示可能 — GUID: bhc1411109485023
Ixiasoft
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例
この例では、GUI を使用して、ハードワイヤードされたリビジョン情報をデザインにオフロードする方法を示します。 GUI は、デザインがコンパイルされた時間、デバイスからのUSERCODE、および実行されたコンパイル反復回数を追跡するコンパイル数をオフロードします。
Quartus II ソフトウェアにはTcl/Tk のインストールが付属しているため、Tk パッケージを使用してデザインとやりとりするためのカスタムGUI を構築できます。多くの場合、JTAG ポートはデバッグ目的でほとんどのデザインに存在するため、使用するのに便利なインターフェイスです。Tk と仮想JTAG インターフェイスを活用することで、仮想フロントパネルの作成や簡単なソフトウェア・アプリケーションの作成など、ラピッド・プロトタイピングを実行できます。以下の図はデザインの構成を示しています。
図 25. デザインの構成例
Tcl スクリプトは、プロジェクトが完全にコンパイルされる度に、ハードコードされたバージョン管理情報を含むVerilog ファイルを作成して更新します。Tcl スクリプトは、プロジェクトの.qsf ファイルに次のアサインメントを追加することによって自動的に実行されます。
このデザイン例でシフトアウトされたUSERCODE 値は、ユーザが設定可能な32 ビットのJTAG レジスターです。この値は、Device and Pin Options ダイアログボックスを使用してQuartus II ソフトウェアで設定されます。