仮想JTAG（altera_virtual_jtag)IP コアのユーザーガイド

ダウンロード PDF
ID 683705
日付 10/31/2016
Public
ドキュメント目次
ドキュメント目次 x
1. アルテラ仮想JTAG（altera_virtual_jtag)IP コアのユーザーガイド
1. アルテラ仮想JTAG（altera_virtual_jtag)IP コアのユーザーガイド x
1.1. 概要 1.2. システムレベルのデバッグ・インフラストラクチャー 1.3. 仮想JTAG インターフェイスの概要 1.4. ランタイム通信 1.5. 仮想JTAG IP コアのインスタンス化 1.6. シミュレーション・サポート 1.7. デザインのコンパイル 1.8. SLD_NODE 検出と列挙 1.9. 仮想IR 命令レジスターのキャプチャ－ 1.10. AHDL 関数プロトタイプ 1.11. VHDL コンポーネント宣言 1.12. VHDL LIBRARY-USE 宣言 1.13. TAP コントローラー・ステートマシン・デザイン例 1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例 1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例 1.16. 改訂履歴
1.1. 概要 x
1.1.1. IP コアのインストールとライセンス取得 1.1.2. On-Chip Debugging Tool Suite 1.1.3. 仮想JTAG IP コアのアプリケーション 1.1.4. JTAG プロトコル 1.1.5. JTAG 回路のアーキテクチャー
1.2. システムレベルのデバッグ・インフラストラクチャー x
1.2.1. SLD インフラストラクチャーのトランザクション・モデル 1.2.2. SLD ハブ有限状態機械
1.3. 仮想JTAG インターフェイスの概要 x
1.3.1. 入力ポート 1.3.2. 出力ポート 1.3.3. パラメーター 1.3.4. 仮想JTAG IP コアのデザインフロー 1.3.5. シミュレーション・モデル 1.3.6. ランタイム通信 1.3.7. 仮想JTAG チェーンによるDR シフト操作の実行
1.4. ランタイム通信 x
1.4.1. キャプチャーされたIR/DR 値を返さない仮想IR/DR シフト・トランザクション 1.4.2. 現在のVIR/VDR 値をキャプチャーする仮想IR/DR シフト・トランザクション 1.4.3. カスタムJTAG コントローラーを使用する場合のリセットに関する考慮事項
1.5. 仮想JTAG IP コアのインスタンス化 x
1.5.1. IP Catalog とパラメーター・エディター 1.5.2. IP コアのパラメーターとオプションの指定 1.5.3. HDL で直接インスタンス化する
1.5.1. IP Catalog とパラメーター・エディター x
1.5.1.1. パラメーター・エディター
1.5.2. IP コアのパラメーターとオプションの指定 x
1.5.2.1. アルテラIP コア向けに生成されるファイル（Legacy Parameter Editor）
1.7. デザインのコンパイル x
1.7.1. サードパーティー製の合成ツールのサポート
1.8. SLD_NODE 検出と列挙 x
1.8.1. HUB_INFO 命令の発行 1.8.2. HUB IP コンフィグレーション・レジスター 1.8.3. SLD_NODE Info レジスター
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例 x
1.14.1. ライトロジック 1.14.2. リードロジック 1.14.3. ランタイム通信
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例 x
1.15.1. JTAG User Code 設定のコンフィグレーション
1. アルテラ仮想JTAG（altera_virtual_jtag)IP コアのユーザーガイド

1.3. 仮想JTAG インターフェイスの概要

仮想JTAG インターフェイスは、JTAG ポートへの通信インターフェイスを提供するSLD ノード・インターフェイスを実装します。 IP コアは、SLD ハブの一部である制御信号、すなわちJTAG ポート信号、TAP コントローラーのすべての有限状態機械コントローラー状態、およびSLD ハブ有限状態機械を公開します。また、仮想JTAG IP コアの各インスタンスには、SLD ノード用の仮想命令レジスター（IR）が含まれています。このIP コアのインスタンス化は、自動的にSLD インフラストラクチャーを推定し、インスタンス化ごとに1 つのSLD ノードが追加されます。

仮想JTAG IP コアは、実際のJTAG ポートを反映するポート・インターフェイスを提供します。このインターフェイスには、JTAG ポートピン、すべてのJTAG 状態のワンホットデコード出力、およびすべての仮想JTAG 状態のワンホットデコード出力が含まれます。仮想JTAG 状態は、SLD ハブ有限状態機械からデコードされた状態です。ir_in ポートとir_out ポートは、VIR との間でのパラレル入出力です。VIR ポートは、アクティブなVDR データパスを選択するために使用されます。JTAG 状態とTMS 出力ポートは、デバッグ目的でのみ提供されます。仮想 JTAG、TDI、TDO、およびIR 信号のみがIP コアの機能要素です。パラメーター・エディターを使用してこのIP コアを設定する時、TMS とデコードされたJTAG 状態を非表示にすることができます。

以下の図は、仮想JTAG IP コアの入力ポートと出力ポートを示しています。 JTAG TAP コントローラー出力とTMS 信号は、情報提供のみを目的として使用されます。これらの信号は、パラメーター・エディターのCreate primitive JTAG state signal ports オプションを使用して公開することができます。

図 8. 仮想JTAG IP コアの入力ポートと出力ポート
レベル 2 の表題