インテルのみ表示可能 — GUID: bhc1411109364227
Ixiasoft
1.1. 概要
1.2. システムレベルのデバッグ・インフラストラクチャー
1.3. 仮想JTAG インターフェイスの概要
1.4. ランタイム通信
1.5. 仮想JTAG IP コアのインスタンス化
1.6. シミュレーション・サポート
1.7. デザインのコンパイル
1.8. SLD_NODE 検出と列挙
1.9. 仮想IR 命令レジスターのキャプチャ-
1.10. AHDL 関数プロトタイプ
1.11. VHDL コンポーネント宣言
1.12. VHDL LIBRARY-USE 宣言
1.13. TAP コントローラー・ステートマシン・デザイン例
1.14. ランタイムにおけるDCFIFO 内容の変更デザイン例
1.15. ハードワイヤード・リビジョン情報のオフロードデザイン例
1.16. 改訂履歴
インテルのみ表示可能 — GUID: bhc1411109364227
Ixiasoft
1.3.7. 仮想JTAG チェーンによるDR シフト操作の実行
アルテラのダウンロード・ケーブルを使用した仮想JTAG チェーンによる簡単なDR シフト操作は、以下の手順で構成されています。
- アルテラのプログラミング・ケーブルを照会し、アクティブなケーブルを選択します。
- JTAG チェーンで目的のデバイスをターゲットに設定します。
- デバイスへの排他的な通信のためのデバイスロックを取得します。
- VIR シフトを実行します。
- VDR シフトを実行します。
- device_unlock コマンドを使用して、デバイスとの排他的なリンクを解放します。
- close_device コマンドを使用して、デバイスとの通信を終了します。