1.1.2. On-Chip Debugging Tool Suite

仮想JTAG（altera_virtual_jtag)IP コアのユーザーガイド

ダウンロード PDF

ID 683705

日付 10/31/2016

バージョン current

Public

インテルのみ表示可能 — GUID: bhc1411109296624

Ixiasoft

詳細を見る

1.1.2. On-Chip Debugging Tool Suite

On-Chip Debugging Tool Suite は、デザインのリアルタイム検証を提供し、以下のツールを含みます。

On-Chip Debugging Tool Suite
ツール	概要	典型的な使用状況
SignalTap II Logic Analyzer	このツールは、FPGA リソースを使用してテストノードをサンプリングし、情報をQuartus II ソフトウェアに出力して表示および分析します。	予備のオンチップメモリーがあり、ハードウェアで動作するデザインの機能検証が必要な場合に使用します。
SignalProbe	このツールは、最後の配置配線からの結果を保存しながら、内部信号をI/O ピンにインクリメンタルにルーティングします。	予備のI/O ピンがあり、外部ロジック・アナライザーまたはオシロスコープのいずれかを使用して、少数の制御ピンの動作をチェックする必要がある場合に使用します。
Logic Analyzer Interface (LAI)	このツールは、比較的大量の信号を少数の予備のI/O ピンに多重化します。 LAI を使用すると、JTAG 接続を介してI/O ピンに切り替える信号を選択できます。	オンチップメモリーが限られており、外部ロジック・アナライザーを使用して検証したい大量の内部データバスがある場合に使用します。Tektronics やAgilent などのロジック・アナライザーのベンダーは、使いやすさを向上させるためにツールとの統合を提供しています。
In-System Memory Content Editor	このツールは、オンチップメモリーを表示し、編集することを可能にします。	Nios® II プロセッサー・アプリケーションの命令キャッシュまたはデータキャッシュの内容を表示および編集する必要がある場合に使用します。
In-System Sources and Probes	このツールは、JTAG インタフェースを使用して、内部ノードとの間で論理値をドライブおよびサンプリングする方法を提供します。	FPGA デザイン用の仮想ボタンを備えたフロントパネルをプロトタイプ化する必要がある場合に使用します。
Virtual JTAG Interface	このツールは、独自のカスタム・アプリケーションを開発できるようにJTAG インターフェイスを開きます。	大量のテストベクトルを生成し、JTAG ポート経由でデバイスに送信して、ハードウェアで実行されているデザインを機能的に検証したい場合に使用します。