インテルのみ表示可能 — GUID: urd1481836985872
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: urd1481836985872
Ixiasoft
1.4. FPGAブリッジ
FPGAブリッジは、HPSとFPGA ファブリック間のさまざまな通信チャネルを提供します。HPSはFPGA ファブリックと高度に統合されているため、幾千もの接続信号が発生します。以下は、HPSとFPGA間のインターフェイスの一部です。
- FPGA-to-HPSブリッジ
- HPS-to-FPGAブリッジ
- 軽量HPS-to-FPGAブリッジ
- FPGA-to-HPS SDRAMブリッジ
関連情報