インテルのみ表示可能 — GUID: flc1481912215841
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: flc1481912215841
Ixiasoft
3.1.1.1. FPGAに接続するHPSコンジット・インターフェイス
次の表は、FPGAに接続するHPS コンジット・インターフェイスを定義しています。
ロール名 |
方向 |
幅 |
---|---|---|
h2f_pending_rst_req_n | 出力 |
1 |
f2h_pending_rst_ack_n | 入力 |
1 |
ロール名 | 方向 | 幅 |
---|---|---|
h2f_gp_in | 入力 | 32 |
h2f_gp_out | 出力 | 32 |
ロール名 | 方向 | 幅 |
---|---|---|
h2f_mpu_eventi | 入力 | 1 |
h2f_mpu_evento | 出力 | 1 |
h2f_mpu_standbywfe | 出力 | 4 |
h2f_mpu_standbywfi | 出力 | 4 |
ロール名 | 方向 | 幅 |
---|---|---|
f2h_dma_req<0-7>_req | 入力 | 1 |
f2h_dma_req<0-7>_single | 入力 | 1 |
f2h_dma_req<0-7>_ack | 出力 | 1 |
ロール名 | 方向 | 幅 |
---|---|---|
h2f_dbg_apb_PCLKEN | 入力 | 1 |
h2f_dbg_apb_DBG_APB_DISABLE | 入力 | 1 |
ロール名 | 方向 | 幅 |
---|---|---|
f2h_stm_hwevents | 入力 | 43 |
ロール名 | 方向 | 幅 |
---|---|---|
h2f_cti_trig_in | 入力 | 8 |
h2f_cti_trig_in_ack | 出力 | 8 |
h2f_cti_trig_out | 出力 | 8 |
h2f_cti_trig_out_ack | 入力 | 8 |
h2f_cti_fpga_clk_en | 入力 | 1 |
ロール名 | 方向 | 幅 |
---|---|---|
h2f_tpiu_clk_ctrl | 入力 | 1 |
h2f_tpiu_data | 出力 | 32 |