インテルのみ表示可能 — GUID: opt1481912483165
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: opt1481912483165
Ixiasoft
3.1.3.2.2. BFM APIの階層フォーマット
ポストフィット・シミュレーションでは、ご自身のテストプログラムのBFM APIを、次に示す特定の階層フォーマットで呼び出す必要があります。
<DUT>.\<HPS>|fpga_interfaces|<interface> <space>.<BFM>.<API function>以下は各階層の説明です。
- <DUT>は、ご自身のテストベンチでインスタンス化した、現在テスト中のデザインのインスタンス名です。テスト中のデザインは、HPSコンポーネントになります。
- <HPS>は、ご自身のプラットフォーム・デザイナー・システムで使用しているHPSコンポーネントのインスタンス名です。
- <interface>は、特定のFPGA-to-HPSもしくはHPS-to-FPGAインターフェイスのインスタンス名です。この名前は、<project directory> / <Platform Designer design name> /synthesis/submodulesのfpga_interfaces.svファイルにあります。
- <space>—インターフェイスのインスタンス名の後に必ずスペース1つを入れてください。
- <BFM>はBFMのインスタンス名です。BFMのインスタンス名を識別するため、ご利用のインターフェイス・タイプに対応するSystemVerilogファイルを、<ACDS install> /ip/altera/hps/postfitter_simulationで確認ください。このSystemVerilogファイルはBFMインスタンス名を含みます。
例えば、軽量HPS-to-FPGAマスター・インターフェイスの階層パスは、次のような構成になります。
top.dut.\my_hps_component|fpga_interface|hps2fpga_light_weight .h2f_lw_axi_masterhps2fpga_light_weightの後にあるスペースに注意してください。スペースを含んだ「hps2fpga_light_weight 」が、 インテル® Quartus® Prime開発ソフトウェアで生成される、ポストフィット・シミュレーション・モデルで使われている名前のため、このスペースを省略するとシミュレーション不具合の原因になります。