インテルのみ表示可能 — GUID: vtc1481912623260
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: vtc1481912623260
Ixiasoft
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
FPGA‑to‑HPS AXI* スレーブ・インターフェイスであるf2h_axi_slaveは、f2h_axi_slave_instというインスタンス名で、Mentor Graphics® AXI* スレーブBFMにシミュレーションのため接続されます。プラットフォーム・デザイナーは、次の表に示されているようにBFMをコンフィグレーションします。BFMクロック入力は、f2h_axi_clockクロックに接続されます。
パラメーター |
値 |
---|---|
AXI* Address Width |
20 - 37 |
AXI* Read Data Width |
128 |
AXI* Write Data Width |
128 |
AXI* ID Width |
4 |
BFM APIを使用し、 AXI* スレーブBFMの制御および監視を行ってください。