インテルのみ表示可能 — GUID: yku1534359597396
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: yku1534359597396
Ixiasoft
2.2.1.5. FPGAクロス・トリガー・インターフェイスを有効にする
クロス・トリガー・インターフェイス (CTI) により、FPGA ロジックのトリガーソースとシンクを、エンベデッド・クロス・トリガー (ECT) に接続することができます。
FPGAクロス・トリガー・インターフェイスについての詳細は、Intel Stratix 10 Hard Processor System Technical Reference Manualの、「CoreSight Debug and Trace」の章を参照ください。
このインターフェイスを、FPGA ファブリックの Signal Tap IIインスタンスに接続しなければならない場合、プラットフォーム・デザイナーで、このインターフェイスをディスエーブルにしておく必要があります。Enable FPGA Cross Trigger Interfaceオプションをオンにすると、以下の信号で構成されるh2f_ctiコンジットが有効になります。
- h2f_cti_trig_in [7..0]
- h2f_cti_trig_out_ack [7..0]
- h2f_cti_trig_out [7..0]
- h2f_cti_trig_in_ack [7..0]