インテルのみ表示可能 — GUID: mzf1481912416478
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: mzf1481912416478
Ixiasoft
3.1.3.2. HPSポストフィット・シミュレーションの実行
プラットフォーム・デザイナーでの生成が正常に終了後、次の手順でHPSポストフィット・シミュレーションを実行します。
- 以下の手順を行い、生成された合成ファイルセットを、ご自身のインテル Quartus Primeプロジェクトに追加してください。
- インテル® Quartus® Prime開発ソフトウェアのAssignmentsメニューにあるSettingsをクリックします。
- Settingsにある<your Platform Designer system name>ダイアログボックスのFilesタブで、<your project directory>/<your Platform Designer system name> /synthesis/を検索し、<your Platform Designer system name> .qipを選択します。
- Openをクリックします。Select Fileダイアログボックスが閉じます。
- OKをクリックします。Settingsダイアログボックスが閉じます。
- 任意でHPSシステムを、ご自身の インテル® Quartus® Primeプロジェクトのトップレベル・エンティティとしてインスタンス化します。
- ProcessingメニューのStart Compilationをクリックし、デザインをコンパイルします。
- 必要に応じ、次の手順を実施しEDA Netlist Writerの設定を変更します。
- AssignmentメニューのSettingsをクリックします。
- SimulationタブのEDA Tool Settingsタブでは、次のEDA Netlist Writerの設定を指定できます。
- Tool name—シミュレーション・ツール名
- Format for output netlist
- Output directory
- OKをクリックします。
- 次の手順を行い、 インテル® Quartus® Prime EDA Netlist Writerでポストフィット・シミュレーション・モデルを作成します。
- ProcessingメニューのStartをクリックします。
- Start EDA Netlist Writerをクリックします。