インテルのみ表示可能 — GUID: dtk1534463989252
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: dtk1534463989252
Ixiasoft
2.3.3. Reset
- Enable HPS warm reset handshake signalsオプションをオンにすると、リセット・ハンドシェイク信号のペアが追加され、ソフトロジックが、FPGA ファブリックでウォームリセットを開始しても安全なタイミングをHPSに通知できるようになります。このオプションをオンにすると、h2f_pending_rst_req_n信号とf2h_pending_rst_ack_n信号で構成されるh2f_warm_reset_handshakeコンジットが公開されます。
- Enable HPS-to-FPGA cold reset outputオプションをオンにすると、h2f_coldreset リセット出力インターフェイスが公開されます。この信号は、HPSでコールドリセットが行われる際にアサートされます。
- Enable watchdog resetオプションをオンにすると、h2f_watchdog_rstリセット出力インターフェイスが公開されます。この信号は、HPSウォッチドッグ・タイマーがトリガーされた際にアサートされます。
- How SDM handles HPS watchdog resetドロップダウンは、HPSウォッチドッグ・リセット・アサートの処理方法をSDMに指示する、コンパイルされたビットストリームへの入力を提供します。処理方法には、HPS Cold reset、HPS warm reset、HPS Cold reset and trigger a remote updateがあります。