インテルのみ表示可能 — GUID: hhe1507746664160
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: hhe1507746664160
Ixiasoft
2.2.4. DMAコントローラー・インターフェイス
DMAコントローラー・インターフェイスにより、FPGA ファブリックのソフトIPが、HPSのDMAコントローラーと通信できるようになります。対応するチャネル行のEnabled列のドロップダウンをクリックし、個別のインターフェイス・チャネルを最大8つまでコンフィグレーションできます。各DMAのペリフェラル・リクエスト・インターフェイス・コンジットf2h_dma<n>は、次の3つの信号を含みます。また、<n>はプラットフォーム・デザイナーで有効になっている特定のリクエスト・インターフェイスに相当します。
- f2h_dma<n>_req—この信号は、DMAを使用したバースト転送を要求する際に使われます。
- f2h_dma<n>_single—この信号は、DMAを使用したシングルワード転送を要求する際に使われます。
- f2h_dma<n>_ack—この信号は、FPGAの要求に対するDMAの確認応答を示します。
注: FPGA DMAインターフェイス6および7は、EMAC2 I2C DMAインターフェイスとマルチプレクス化されます。