インテルのみ表示可能 — GUID: dwl1481912549779
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: dwl1481912549779
Ixiasoft
3.2.1. クロック・インターフェイス
プラットフォーム・デザイナーは、FPGA-to-HPS代替クロックソースのクロックソースBFMを生成します。
インターフェイス名 |
BFMインスタンス名 |
---|---|
f2h_free_clk | f2h_free_clock_inst |
プラットフォーム・デザイナーは、 HPSコンポーネントから各クロック出力インターフェイスへの、クロックソースBFMを生成します。HPS-to-FPGAユーザークロックに対しては、プラットフォーム・デザイナーでHPSコンポーネントをインスタンス化する際に、HPS ClocksページのUser clock frequency fieldで、BFMクロックレートを指定します。
HPS-to-FPGAデバッグAPBインターフェイスは、h2f_debug_apb_clockというFPGAへのクロック出力を生成します。シミュレーションでは、クロックソースBFMもまた、このクロック出力の動作を表します。
インターフェイス名 |
BFMインスタンス名 |
---|---|
h2f_user0_clock | h2f_user0_clock_inst |
h2f_user1_clock | h2f_user1_clock_inst |