インテルのみ表示可能 — GUID: puj1481912292816
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: puj1481912292816
Ixiasoft
3.1.2. プラットフォーム・デザイナーでのHPSシミュレーション・モデルの生成
次の手順は、シミュレーション・モデルを生成する方法について説明しています。
- プラットフォーム・デザイナーのGenerateメニューにある、Generate HDLをクリックします。
- RTLシミュレーションもしくはポストフィット・シミュレーションのどちらかを選択します。
RTLシミュレーションの場合は、以下の手順を行ってください。
- Create simulation modelをVerilogに設定します。
- Generateをクリックします。1
ポストフィット・シミュレーションの場合は、以下の手順を行ってください。 - Generateをクリックします。
1 VHDLは、HPSシミュレーションを行うためにサポートされており、混合言語シミュレーターを必要とします。ただし、BFMは必ずVerilogにしてください。カスタム・コンポーネントはVHDLでも問題ありません。
2 スケマティック・エントリーには、.bsfファイルのみ必要です。
3 スケマティックを使用しない限り、このオプションはシミュレーションや実装の要件ではありません。