インテルのみ表示可能 — GUID: wbe1481912649645
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: wbe1481912649645
Ixiasoft
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
HPS-to-FPGA AXI* マスター・インターフェイスであるh2f_axi_masterは、h2f_axi_master_instというインスタンス名で、Mentor Graphics AXI* マスターBFMにシミュレーションのため接続されます。プラットフォーム・デザイナーでは、HPS-to-FPGAインターフェイスを以下のアドレス、データ、ID幅にコンフィグレーション可能です。BFMクロック入力は、h2f_axi_clockクロックに接続されます。
パラメーター |
値 |
---|---|
AXI* Address Width |
32 |
AXI* Read and Write Data Width |
32、64、128 |
AXI* ID Width |
4 |
BFM APIを使用し、 AXI* マスターBFMの制御および監視を行ってください。