インテルのみ表示可能 — GUID: gfr1534359484572
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: gfr1534359484572
Ixiasoft
2.2.1.4. システム・トレース・マクロセル (STM) ハードウェア・イベントを有効にする
システム・トレース・マクロセル・インターフェイスによって、FPGAのロジックが、トレースストリームにメッセージを挿入できるようになります。
システム・トレース・マクロセル ・ハードウェア・イベント・インターフェイスについての詳細は、Intel Stratix 10 Hard Processor System Technical Reference Manualの、「CoreSight Debug and Trace」の章を参照ください。
Enable System Trace Macrocell Hardware Eventsオプションをオンにすると、単一のバスf2h_stm_hwevents[42…0]で構成されるf2h_stm_hw_eventsコンジットが有効になります。