インテルのみ表示可能 — GUID: dbj1534360063463
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: dbj1534360063463
Ixiasoft
2.2.1.1. MPUスタンバイ・インターフェイスおよびイベント・インターフェイスを有効にする
マイクロプロセッサー・ユニット (MPU) のスタンバイ信号は、MPUがスタンバイ状態にあることをFPGA ファブリックに通知する信号です。イベント信号は、 Cortex*-A53プロセッサーをWFE (Wait-For-Eent) 状態からウェイクアップさせます。Enable MPU Standby and Event Interfacesオプションをオンにすると、以下の信号で構成されるh2f_mpu_eventsコンジットが有効になります。
- h2f_mpu_eventi—全プロセッサーに対してイベントを通知するためのFPGAへの入力です。このFPGA-to-HPS信号は、WFE状態のプロセッサーをウェイクアップするために使用されます。この信号のアサートは、 Cortex*-A53でSEV命令を実行するのと同じ効果が得られます。FPGA ファブリックがコンフィグレーションされるまで、必ず信号をディアサートしてください。いずれかの Cortex*-A53コアをプロセッサーに認識させるため、最低2MPUクロックサイクルのアサートを、信号がHighの状態で必ず行ってください。
- h2f_mpu_evento—各MPUコアからFPGA ファブリックへの出力です。このHPS-to-FPGA信号は、いずれかの Cortex*-A53プロセッサーがSEV命令を実行する際にアサートされます。この信号はマルチサイクル・パルスとして出力されるため、FPGAのロジックは、イベントの発生を検出するため、立ち上がりエッジ検出回路を使用する必要があります。
- h2f_mpu_standbywfe[3:0]—各プロセッサーがWFEスタンバイモードの状態かどうかを示すプロセッサーの出力です。これがHighの場合、そのプロセッサーはWFEスタンバイモードの状態です。
- h2f_mpu_standbywfi[3:0]—プロセッサーがWFI (Wait-For-Interrupt) スタンバイモードの状態かどうかを示す各プロセッサーの出力です。ロジックレベルがHighであれば、そのプロセッサーはWFIスタンバイモードの状態です。