インテルのみ表示可能 — GUID: nei1534457188562
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: nei1534457188562
Ixiasoft
2.2.5.1. FPGA-to-HPS
Enable FPGA-to-HPS Interruptsオプションをオンにすると、HPSコンポーネントが、64の汎用FPGA-to-HPSの割り込みを提供するようコンフィグレーションされ、FPGA ファブリックのソフトIPが、MPUの汎用割り込みコントローラー (GIC) に、割り込みをトリガーできるようになります。割り込みは、以下の32ビットのインターフェイスを介し実装されます。
- f2h_irq0—0から31のFPGA-to-HPS割り込み
- f2h_irq1—32から63のFPGA-to-HPS割り込み
FPGA to HPSの割り込みは、FPGAインターフェイス上では非同期です。HPS内では、MPUの内部ペリフェラル・クロック (mpu_periph_clk) に同期しています。