インテルのみ表示可能 — GUID: xex1481912088595
Ixiasoft
3.1. シミュレーション・フロー
3.2. クロック・インターフェイスとリセット・インターフェイス
3.3. FPGA-to-HPS AXI* スレーブ・インターフェイス
3.4. HPS-to-FPGA AXI* マスター・インターフェイス
3.5. 軽量HPS-to-FPGA AXI* マスター・インターフェイス
3.6. HPS-to-FPGA MPUイベント・インターフェイス
3.7. 割り込みインターフェイス
3.8. HPS-to-FPGAデバッグAPBインターフェイス
3.9. FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
3.10. HPS-to-FPGAクロストリガー・インターフェイス
3.11. HPS-to-FPGAトレース・ポート・インターフェイス
3.12. FPGA-to-HPS DMAハンドシェイク・インターフェイス
3.13. 汎用入力インターフェイス
3.14. EMIFコンジット
3.15. 「HPSコンポーネントのシミュレーション」章の改訂履歴
インテルのみ表示可能 — GUID: xex1481912088595
Ixiasoft
3. インテル® Stratix® 10 HPSコンポーネントのシミュレーション
AXI* インターフェイスには、 Mentor Graphics* バス機能モデル (BFM) のみ提供されており、FPGA-to-SDRAMにBFMのモデルサポートはありません。
セクションの内容
シミュレーション・フロー
クロック・インターフェイスとリセット・インターフェイス
FPGA-to-HPS AXI スレーブ・インターフェイス
HPS-to-FPGA AXI マスター・インターフェイス
軽量HPS-to-FPGA AXI マスター・インターフェイス
HPS-to-FPGA MPUイベント・インターフェイス
割り込みインターフェイス
HPS-to-FPGAデバッグAPBインターフェイス
FPGA-to-HPSシステム・トレース・マクロセル (STM) ハードウェア・イベント・インターフェイス
HPS-to-FPGAクロストリガー・インターフェイス
HPS-to-FPGAトレース・ポート・インターフェイス
FPGA-to-HPS DMAハンドシェイク・インターフェイス
汎用入力インターフェイス
EMIFコンジット
「HPSコンポーネントのシミュレーション」章の改訂履歴