6.3. レシーバーのプロトコル信号
| 信号 | 幅 | 入力/出力 | 説明 |
|---|---|---|---|
| rx_coreclk_is_ntsc_paln | 1 |
入力 |
rx_coreclk または rx_coreclk_hd がNSTC (1/1.001) レートであるかPAL (1) レートであるかをレシーバーコアに示します。この信号は、レシーバーコアが受信ビデオレートをNTSCまたはPALとして検出するために必要です。
注: SD-SDIおよびプロトコルのみのコンフィグレーションには適用されません。
注: Intel Agilex® 7デバイスファミリーには適用されません。
|
| rx_std_in | 3 |
入力 |
トランシーバー・ブロックが受信したビデオ規格をレシーバーコアのプロトコルブロックに示します。
注: 3G-SDI、デュアルレート、およびトリプルレートのレシーバー・プロトコル・コンフィグレーションのみに適用されます。 Intel Agilex® 7 Fタイル、 インテル® Arria® 10、 インテル® Cyclone® 10 GX、および インテル® Stratix® 10デバイスには適用されません。
|
| rx_clkout_is_ntsc_paln | 1 |
出力 |
レシーバーコアがNSTC (1/1.001) またはPAL (1) でビデオレートを受信していることを示します。
注: SD-SDIおよびプロトコルのみのモードには適用されません。
|
| rx_std (トランシーバーのみのコンフィグレーションの場合) | 3 |
出力 |
レシーバーのビデオ規格。
注: 3G-SDI、デュアルレート、およびトリプルレート・コンフィグレーションにのみ適用されます。 Intel Agilex® 7 Fタイル、 インテル® Arria® 10、 インテル® Cyclone® 10 GX、および インテル® Stratix® 10デバイスには適用されません。
|
| 信号 | 幅 | 入力/出力 | 説明 |
|---|---|---|---|
| rx_datain | 20S |
入力 |
トランシーバーからのレシーバー・パラレルデータ。 インテル® Arria® 10、 インテル® Cyclone® 10 GX、 インテル® Stratix® 10、および Intel Agilex® 7 Fタイルデバイスの場合、この信号はトランシーバーからの rx_parallel_data 信号に直接接続されます。
注: 簡易データ・インターフェイスをイネーブルしていない場合、適切なデータ・ビット・マッピングについては、Transceiverパラメーター・エディターまたは、Transceiver PHY IP Core User Guideを参照してください。
サポートされている古いデバイスの場合、この信号はトランシーバー・モードのSDIレシーバーからの rx_dataout 信号に直接接続されます。
注: プロトコルモードでのみ使用できます。
|
| rx_datain_b | 20 |
入力 |
リンクBのトランシーバーからのレシーバー・パラレルデータ。 この信号は、トランシーバー・モードのSDIレシーバーからの rx_dataout_b 信号に直接接続されます。
注: HD-SDIデュアルリンク・プロトコル・コンフィグレーションのみに適用されます。 インテル® Arria® 10、 インテル® Cyclone® 10 GX、 インテル® Stratix® 10、および Intel Agilex® 7 Fタイルデバイスには適用されません。
|
| rx_datain_valid | 1 |
入力 |
オーバーサンプリング・ロジックからの有効なデータ。この信号のアサートは、rx_datain 上の現在のデータが有効であることを示します。各ビデオ規格のタイミング (H: High、L: Low) は、以下の設定となります。
この信号は、トランシーバー・モードのSDIレシーバーからの rx_dataout_valid 信号に直接接続されます。
注: プロトコルのみのコンフィグレーションに適用されます。 インテル® Arria® 10、 インテル® Cyclone® 10 GX、 インテル® Stratix® 10、および Intel Agilex® 7 Fタイルデバイスには適用されません。
|
| rx_datain_valid_b | 1 |
入力 |
オーバーサンプリング・ロジックからの有効なデータ。この信号のアサートは、rx_datain_b 上の現在のデータが有効であることを示します。 この信号は、トランシーバー・モードのSDIレシーバーからの rx_dataout_valid_b 信号に直接接続されます。
注: HD-SDIデュアルリンク・レシーバー・プロトコル・コンフィグレーションのみに適用されます。 インテル® Arria® 10、 インテル® Cyclone® 10 GX、 インテル® Stratix® 10、および Intel Agilex® 7 Fタイルデバイスには適用されません。
|
| rx_trs_loose_lock_in | 1 |
入力 |
レシーバー・プロトコル・ブロックが単一の有効なTRSロック信号を検出したことを示します。この信号は、レシーバー・プロトコル・ブロックの rx_trs_loose_lock_out によって駆動される必要があります。
注: レシーバー・トランシーバー・コンフィグレーションにのみ適用されます。 インテル® Arria® 10、 インテル® Cyclone® 10 GX、 インテル® Stratix® 10、および Intel Agilex® 7 Fタイルデバイスには適用されません。
|
| rx_trs_loose_lock_in_b | 1 |
入力 |
リンクBのレシーバー・プロトコル・ブロックが単一の有効なTRSロック信号を検出したことを示します。この信号は、レシーバー・プロトコル・ブロックの rx_trs_loose_lock_out_b によって駆動される必要があります。
注: HD-SDIデュアルリンク・レシーバー・トランシーバー・コンフィグレーションにのみ適用されます。 インテル® Arria® 10、 インテル® Cyclone® 10 GX、 インテル® Stratix® 10、および Intel Agilex® 7 Fタイルデバイスには適用されません。
|
| rx_trs_in | 1 | 入力 | rx_trs によって駆動される信号で、レシーバー・プロトコル・ブロックが有効なTRSを検出したことをPHY管理ブロックに示します。
注: レシーバー・トランシーバー・コンフィグレーションにのみ適用されます。 Intel Agilex® 7 Fタイル、 インテル® Arria® 10、 インテル® Cyclone® 10 GX、および インテル® Stratix® 10デバイスには適用されません。
|
| rx_dataout | 20S |
出力 |
レシーバーのパラレルデータ出力。 デュアルレートまたはトリプルレートモードの場合、
マルチレート・モードの場合、
ビット順序については、tx_datain 信号の説明を参照してください。
注: Enable active video data protocols = AXIS-VVP Fullに設定されている場合は適用されません。
|
| rx_dataout_b | 20 |
出力 |
レシーバーのパラレルデータ出力信号 (リンクB)。
注: HD-SDIデュアルリンク・コンフィグレーションにのみ適用されます。
|
| rx_dataout_valid | 1 |
出力 |
オーバーサンプリング・ロジックからの有効なデータ。レシーバーはこの信号をアサートして、rx_dataout 上の現在のデータが有効であることを示します。各ビデオ規格のタイミング (H: High、L: Low) は、以下の設定となります。
ビデオ・ソース・クロックがCDRリファレンス・クロック・ソースと一致する理想的な場合、SD-SDIの1H4L 1H5Lケイデンスは無限に繰り返されます。一般的なシナリオでは、周期的にケイデンスが変化していることがわかります (例えば、1H4L 1H5L 1H5L 1H4L)。
注: Enable active video data protocols = AXIS-VVP Fullに設定されている場合は適用されません。
|
| rx_dataout_valid_b | 1 |
出力 |
オーバーサンプリング・ロジックからの有効なデータ。レシーバーはこの信号をアサートして、rx_dataout_b 上の現在のデータが有効であることを示します。各ビデオ規格のタイミング (H: High、L: Low) は rx_dataout_valid 信号と同じです。
注: HD-SDIデュアルリンク・コンフィグレーションにのみ適用されます。
|
| rx_f | 1S |
出力 |
フィールド・ビット・タイミング信号。この信号は、どのビデオフィールドが現在アクティブであるかを示します。インターレース・フレームの場合、0は最初のフィールド (F0) を意味し、1は2番目のフィールド (F1) を意味します。プログレッシブ・フレームの場合、値は常に0です。
注: Intel Agilex® 7デバイスファミリーでは、この信号はゲンロック目的でSD-SDIモードで外部VCXOをクロックできるほど正確ではありません。回避策として、インテルは外部同期セパレーターを使用してこの信号を外部VCXOに生成することをお勧めします。あるいは、VCXOデザイン例を使用せずにパラレル・ループバックを使用することも可能です。
|
| rx_v | 1S |
出力 |
垂直ブランキング期間のタイミング信号。レシーバーは、垂直ブランキング期間がアクティブなときにこの信号をアサートします。
注: Intel Agilex® 7デバイスファミリーでは、この信号はゲンロック目的でSD-SDIモードで外部VCXOをクロックできるほど正確ではありません。回避策として、インテルは外部同期セパレーターを使用してこの信号を外部VCXOに生成することをお勧めします。あるいは、VCXOデザイン例を使用せずにパラレル・ループバックを使用することも可能です。
|
| rx_h | 1S |
出力 |
水平ブランキング期間のタイミング信号。レシーバーは、水平ブランキング期間がアクティブなときにこの信号をアサートします。
注: Intel Agilex® 7デバイスファミリーでは、この信号はゲンロック目的でSD-SDIモードで外部VCXOをクロックできるほど正確ではありません。回避策として、インテルは外部同期セパレーターを使用してこの信号を外部VCXOに生成することをお勧めします。あるいは、VCXOデザイン例を使用せずにパラレル・ループバックを使用することも可能です。
|
| rx_ap | 1S |
出力 |
アクティブ画像間隔タイミング信号。レシーバーは、アクティブ画像間隔がアクティブなときにこの信号をアサートします。
注: Enable active video data protocols = AXIS-VVP Fullに設定されている場合は適用されません。
|
| rx_std | 3 |
出力 |
10ビット多重化された10ビット・パラレル・インターフェイスを備えたレシーバービデオ規格では、
注: 6Gおよび12G-SDIの場合、さまざまなイメージ・フォーマットに対応するデータマッピングのモードがいくつかあり、これらの各モードにはさまざまなタイプの10ビットMultiplexインターフェイスが必要です。データマッピングのモードと10ビット・マルチプレクス・インターフェイスの種類の詳細については、SMPTE公式ドキュメントを参照してください。
例えば、ST2081-10 Single link 6G-SDIには、3つのData Mapping (Mode 1～Mode 3) があります。 Mode 2とMode 3は、10-bit Multiplex Type 1に割り当てられます。
Mode 1の場合は、10-bit Multiplex Type 2に割り当てられます。
この信号は、3G-SDI、デュアルレート、トリプルレート、およびマルチレートにのみ適用されます。 |
| rx_format | 4S |
出力 |
受信したビデオ・トランスポートのフォーマットを示します。 ビデオ・フォーマットの値の詳細については、rx_format を参照してください。
注: 3G-SDIおよびそれ以上のデータレートの場合、ST425 Payload ID機能は必須です。インテルは、Payload IDのバイトデータから画像フォーマット情報を抽出することをお勧めします。
|
| rx_eav | 1S |
出力 |
現在のTRSがEAVであることを示すレシーバー出力。この信号は、TRSの4番目のワード (XYZ ワード) でアサートされます。
注: Enable active video data protocols = AXIS-VVP Fullに設定されている場合は適用されません。
|
| rx_trs | 1S |
出力 |
現在のワードがTRSであることを示すレシーバー出力。この信号は、3FF 000 000 TRSの最初のワードでアサートされます。
注: Enable active video data protocols = AXIS-VVP Fullに設定されている場合は適用されません。
|
| rx_ln | 11S |
出力 |
レシーバーのライン番号出力。
注: SD-SDIを除くすべてのモードに適用されます。
注: Enable active video data protocols = AXIS-VVP Fullに設定されている場合は適用されません。
|
| rx_ln_b | 11S |
出力 |
リンクBのレシーバーのライン番号出力。
注: 3G-SDI、HD-SDIデュアルリンク、トリプルレート、およびマルチレート (最大12G) モードにのみ適用されます。
注: Enable active video data protocols = AXIS-VVP Fullの場合は適用されません。
|
| rx_align_locked | 1 |
出力 |
アライメントがロックされ、TRSが検出されて、ワード・アライメントが実行されたことを示します。 |
| rx_align_locked_b | 1 |
出力 |
リンクBのアライメントがロックされ、TRSが検出されて、ワード・アライメントが実行されたことを示します。
注: HD-SDIデュアルリンク・コンフィグレーションにのみ適用されます。
|
| rx_trs_locked | 1S |
出力 |
TRSがロックされ、同じタイミングの6つの連続したTRSが検出されたことを示します。 |
| rx_trs_locked_b | 1 |
出力 |
TRSがリンクBでロックされ、同じタイミングの6つの連続したTRSが検出されたことを示します。
注: HD-SDIデュアルリンク・コンフィグレーションにのみ適用されます。
|
| rx_frame_locked | 1 |
出力 |
フレームがロックされ、同じタイミングの複数のフレームが検出されたことを示します。 |
| rx_frame_locked_b | 1 |
出力 |
リンクBのフレームがロックされ、同じタイミングの複数のフレームが検出されたことを示します。
注: HD-SDIデュアルリンク・コンフィグレーションにのみ適用されます。
|
| rx_dl_locked | 1 |
出力 |
デュアルリンクがロックされ、両方のポートがアライメントされていることを示します。
注: HD-SDIデュアルリンク・コンフィグレーションにのみ適用されます。
|
| rx_trs_loose_lock_out | 1 |
出力 |
レシーバー・プロトコル・ブロックが単一の有効なTRSロック信号を検出したことを示します。この信号は、レシーバー・トランシーバー・ブロックの rx_trs_loose_lock_in を駆動するために使用する必要があります。
注: プロトコルのみのコンフィグレーションに適用されます。 Intel Agilex® 7 Fタイル、 インテル® Arria® 10、 インテル® Cyclone® 10 GX、および インテル® Stratix® 10デバイスには適用されません。
|
| rx_trs_loose_lock_out_b | 1 |
出力 |
リンクBのレシーバー・プロトコル・ブロックが単一の有効なTRSロック信号を検出したことを示します。この信号は、レシーバー・トランシーバー・ブロックの rx_trs_loose_lock_in_b を駆動するために使用する必要があります。
注: HD-SDIデュアルリンク・プロトコル・コンフィグレーションのみに適用されます。 Intel Agilex® 7 Fタイル、 インテル® Arria® 10、 インテル® Cyclone® 10 GX、 インテル® Cyclone® 10 GX、および インテル® Stratix® 10デバイスには適用されません。
|
| rx_crc_error_c | 1S |
出力 |
クロマチャネルのCRCエラー。CRCチェックをイネーブルした場合にのみ適用されます。
注: SD-SDIを除くすべてのモードに適用されます。
|
| rx_crc_error_y | 1S |
出力 |
ルーマチャネルのCRCエラー。
注: CRCチェックをイネーブルした場合にのみ適用されます。SD-SDIを除くすべてのモードに適用されます。
|
| rx_crc_error_c_b | 1S |
出力 |
リンクBのクロマチャネルでCRCエラーが発生しました。
注: CRCチェックをイネーブルした場合にのみ適用されます。3G-SDI、HD-SDIデュアルリンク、トリプルレート、およびマルチレート・モードにのみ適用されます。
|
| rx_crc_error_y_b | 1S |
出力 |
リンクBのルーマチャネルでのCRCエラー。CRCチェックをイネーブルした場合にのみ適用されます。
注: 3G-SDI、HD-SDIデュアルリンク、トリプルレート、およびマルチレート・モードにのみ適用されます。
|
| rx_vpid_byte1 | 8S |
出力 |
コアは、ペイロードIDバイト1を抽出します。 Extract Payload ID (SMPTE ST 352) オプションをイネーブルした場合にのみ適用されます。
注: Receiver Optionsの場合 - Extract Payload ID (SMPTE ST 352) およびEnable active video data protocols = Noneのみ。
|
| rx_vpid_byte2 | 8S |
出力 |
コアは、ペイロードIDバイト2を抽出します。 Extract Payload ID (SMPTE ST 352) オプションをイネーブルした場合にのみ適用されます。
注: Receiver Optionsの場合 - Extract Payload ID (SMPTE ST 352) およびEnable active video data protocols = Noneのみ。
|
| rx_vpid_byte3 | 8S |
出力 |
コアは、ペイロードIDバイト3を抽出します。 Extract Payload ID (SMPTE ST 352) オプションをイネーブルした場合にのみ適用されます。
注: Receiver Optionsの場合 - Extract Payload ID (SMPTE ST 352) およびEnable active video data protocols = Noneのみ。
|
| rx_vpid_byte4 | 8S |
出力 |
コアは、ペイロードIDバイト4を抽出します。 Extract Payload ID (SMPTE ST 352) オプションをイネーブルした場合にのみ適用されます。
注: Receiver Optionsの場合 - Extract Payload ID (SMPTE ST 352) およびEnable active video data protocols = Noneのみ。
|
| rx_vpid_valid | 1S |
出力 |
抽出されたペイロードIDが有効であることを示します。 Extract Payload ID (SMPTE ST 352) オプションをイネーブルした場合にのみ適用されます。
注: Receiver Optionsの場合 - Extract Payload ID (SMPTE ST 352) およびEnable active video data protocols = Noneのみ。
|
| rx_vpid_checksum_error | 1S |
出力 |
抽出されたペイロードIDにチェックサム・エラーがあることを示します。 Extract Payload ID (SMPTE ST 352) オプションをイネーブルした場合にのみ適用されます。 |
| rx_vpid_byte1_b | 8S |
出力 |
コアは、リンクBのペイロードIDバイト1を抽出します。 Extract Payload ID (SMPTE ST 352) オプションをイネーブルした場合にのみ適用されます。
注: 3G-SDI、HD-SDIデュアルリンク、トリプルレート、およびマルチレート (最大12G) モードにのみ適用されます。
注: 3G-SDI、HD-SDIデュアルリンク、トリプルレート、マルチレート (最大12G) およびReceiver Optionsの場合 – Extract Payload ID (SMPTE ST 352) およびEnable active video data protocols = Noneのみ。
|
| rx_vpid_byte2_b | 8S |
出力 |
コアは、リンクBのペイロードIDバイト2を抽出します。 Extract Payload ID (SMPTE ST 352) オプションをイネーブルした場合にのみ適用されます。
注: 3G-SDI、HD-SDIデュアルリンク、トリプルレート、およびマルチレート (最大12G) モードにのみ適用されます。
注: 3G-SDI、HD-SDIデュアルリンク、トリプルレート、マルチレート (最大12G) およびReceiver Optionsの場合 – Extract Payload ID (SMPTE ST 352) およびEnable active video data protocols = Noneのみ。
|
| rx_vpid_byte3_b | 8S |
出力 |
コアは、リンクBのペイロードIDバイト3を抽出します。 Extract Payload ID (SMPTE ST 352) オプションをイネーブルした場合にのみ適用されます。
注: 3G-SDI、HD-SDIデュアルリンク、トリプルレート、およびマルチレート (最大12G) モードにのみ適用されます。
注: 3G-SDI、HD-SDIデュアルリンク、トリプルレート、マルチレート (最大12G) およびReceiver Optionsの場合 – Extract Payload ID (SMPTE ST 352) およびEnable active video data protocols = Noneのみ。
|
| rx_vpid_byte4_b | 8S |
出力 |
コアは、リンクBのペイロードIDバイト4を抽出します。 Extract Payload ID (SMPTE ST 352) オプションをイネーブルした場合にのみ適用されます。
注: 3G-SDI、HD-SDIデュアルリンク、トリプルレート、およびマルチレート (最大12G) モードにのみ適用されます。
注: 3G-SDI、HD-SDIデュアルリンク、トリプルレート、マルチレート (最大12G) およびReceiver Optionsの場合 – Extract Payload ID (SMPTE ST 352) およびEnable active video data protocols = Noneのみ。
|
| rx_vpid_valid_b | 1S |
出力 |
リンクBの抽出されたペイロードIDが有効であることを示します。 Extract Payload ID (SMPTE ST 352) オプションをイネーブルした場合にのみ適用されます。
注: 3G-SDI、HD-SDIデュアルリンク、トリプルレート、およびマルチレート (最大12G) モードにのみ適用されます。
注: 3G-SDI、HD-SDIデュアルリンク、トリプルレート、マルチレート (最大12G) およびReceiver Optionsの場合 – Extract Payload ID (SMPTE ST 352) およびEnable active video data protocols = Noneのみ。
|
| rx_vpid_checksum_error_b | 1S |
出力 |
リンクBの抽出されたペイロードIDにチェックサム・エラーがあることを示します。 Extract Payload ID (SMPTE ST 352) オプションをイネーブルした場合にのみ適用されます。
注: 3G-SDI、HD-SDIデュアルリンク、トリプルレート、およびマルチレート (最大12G) モードにのみ適用されます。
注: 3G-SDI、HD-SDIデュアルリンク、トリプルレート、マルチレート (最大12G) およびReceiver Optionsの場合 – Extract Payload ID (SMPTE ST 352) およびEnable active video data protocols = Noneのみ。
|
| rx_line_f0 | 11S |
出力 |
ペイロードIDの位置のフィールド0 (F0) のライン番号。この信号を更新するには、2つの完全なフレームが必要です。 Extract Video Payload ID (SMPTE ST 352) オプションをイネーブルした場合にのみ適用されます。
注: Receiver Optionsの場合 - Extract Payload ID (SMPTE ST 352) およびEnable active video data protocols = Noneのみ。
|
| rx_line_f1 | 11S |
出力 |
ペイロードIDの位置のフィールド1 (F1) のライン番号。この信号を更新するには、2つの完全なフレームが必要です。 Extract Video Payload ID (SMPTE ST 352) オプションをイネーブルした場合にのみ適用されます。
注: Receiver Optionsの場合 - Extract Payload ID (SMPTE ST 352) およびEnable active video data protocols = Noneのみ。
|