インテルのみ表示可能 — GUID: mtr1430270790202
Ixiasoft
2.4.2.1. 高速クロック・ドメイン
2.4.2.2. ループの再構築
2.4.2.3. コントロール信号のバックプレッシャー
2.4.2.4. FIFOステータス信号によるフロー・コントロール
2.4.2.5. スキッドバッファーを使用したフロー制御
2.4.2.6. リードモディファイライトメモリー
2.4.2.7. カウンターとアキュムレーター
2.4.2.8. ステートマシン
2.4.2.9. メモリー
2.4.2.10. DSPブロック
2.4.2.11. 一般ロジック
2.4.2.12. モジュラスと除算
2.4.2.13. リセット
2.4.2.14. ハードウェアの再利用
2.4.2.15. アルゴリズム要件
2.4.2.16. FIFO
2.4.2.17. 三進加算器
インテルのみ表示可能 — GUID: mtr1430270790202
Ixiasoft
5.2.5. クロックドメインごとに1つのクリティカル・チェーン
Hyper-Retimingは、Critical Chains in Related Clock Groupsでカバーされている特殊なケースを除いて、クロックドメインごとに1つのクリティカル・チェーンをレポートします。Fast Forwardコンパイルを実行する場合、Hyper-Retimingレポートには、Fast Forward最適化ステップごとにクロックドメインごとに1つのクリティカル・チェーンが表示されます。 Hyper-Retimingでは、1つのチェインだけがクリティカル・チェーンであるため、クロックドメインごとに複数のクリティカル・チェインは報告されません。
潜在的な最適化については、デザイン内の他のチェインで検討してください。Fast Forwardコンパイルレポートの各ステップで他のチェーンを表示します。レポートの各ステップは、非同期クリアの削除や変換、パイプライン・ステージの追加などの一連の変更をテストし、その変更に基づいてパフォーマンスをレポートします。