インテルのみ表示可能 — GUID: hgk1551461482264
Ixiasoft
2.4.2.1. 高速クロック・ドメイン
2.4.2.2. ループの再構築
2.4.2.3. コントロール信号のバックプレッシャー
2.4.2.4. FIFOステータス信号によるフロー・コントロール
2.4.2.5. スキッドバッファーを使用したフロー制御
2.4.2.6. リードモディファイライトメモリー
2.4.2.7. カウンターとアキュムレーター
2.4.2.8. ステートマシン
2.4.2.9. メモリー
2.4.2.10. DSPブロック
2.4.2.11. 一般ロジック
2.4.2.12. モジュラスと除算
2.4.2.13. リセット
2.4.2.14. ハードウェアの再利用
2.4.2.15. アルゴリズム要件
2.4.2.16. FIFO
2.4.2.17. 三進加算器
インテルのみ表示可能 — GUID: hgk1551461482264
Ixiasoft
3.2.2.3. Timing AnalyzerからDesign Assistantを実行
Timing Analyzerから直接DesignAssistantを実行して、タイミングパスやその他のタイミング条件を最適化するときに役立ちます。Timing AnalyzerからDesignAssistantを起動すると、Design Assistantは、タイミング分析に関連するルールのみをチェックするように事前設定されています。
次の手順に従ってタイミング・アナライザー分析モードでDesign Assistantを実行します。
- 少なくともコンパイラの計画段階でデザインをコンパイルします。
- コンパイルダッシュボードからコンパイラステージのTiming Analyzerを開きます。
- Timing Analyzerで、Reports > Design Assistant > Report DRC...をクリックします。Report DRC (デザインルールチェック)のダイアログボックスが開きます。
- Ruleの下で、、チェックマークを外して、分析にとって重要ではないルールを無効にします。
- Parametersフィールドでルール・パラメーター値を調整するかどうかを検討します。
図 93. Report DRC (Design Rule Check)ダイアログボックス
- Outputの下で、Report panel nameを確認し、オプションで出力File nameを指定します。
- Runをクリックします 。結果レポートが生成され、メインのCompilation Reportと同様にReportペインに表示されます。