インテルのみ表示可能 — GUID: sgc1551467698488
Ixiasoft
2.4.2.1. 高速クロック・ドメイン
2.4.2.2. ループの再構築
2.4.2.3. コントロール信号のバックプレッシャー
2.4.2.4. FIFOステータス信号によるフロー・コントロール
2.4.2.5. スキッドバッファーを使用したフロー制御
2.4.2.6. リードモディファイライトメモリー
2.4.2.7. カウンターとアキュムレーター
2.4.2.8. ステートマシン
2.4.2.9. メモリー
2.4.2.10. DSPブロック
2.4.2.11. 一般ロジック
2.4.2.12. モジュラスと除算
2.4.2.13. リセット
2.4.2.14. ハードウェアの再利用
2.4.2.15. アルゴリズム要件
2.4.2.16. FIFO
2.4.2.17. 三進加算器
インテルのみ表示可能 — GUID: sgc1551467698488
Ixiasoft
3.2.2.2. Chip PlannerからのDesign Assistantの実行
ChipPlannerから直接DesignAssistantを実行して、ツールのフロアプランを最適化するときに支援できます。 ChipPlannerからDesignAssistantを起動すると、Design Assistantは、FLP(フロアプラン)DesignAssistantルールのみをチェックするように事前設定されています。チッププランナーから Design Assistantを実行するには、次の手順に従います。
- Compilerの任意のステージを実行します。 Chip PlannerからDesign Assistantを実行する前に、少なくともAnalysis&Elaborationステージを実行する必要があります。
- Tools > Chip Plannerをクリックします。
図 90. ChipPlannerの[レポートDRC]ダイアログボックス
- Chip Planner Tasksウィンドウで、 Design Assistantの下のReport DRCをクリックします。Report DRC(デザイン・ルール・チェック)ダイアログボックスが表示されます。
- Ruleの下で、チェックマークを外して、分析にとって重要ではないルールを無効にします。
- Parametersフィールドでルール・パラメーター値を調整するかどうかを検討します。
- Outputの下で、Report panel nameを確認し、オプションで出力File nameを指定します。
- Runをクリックします 。結果レポートが生成され、メインのCompilation Reportと同様にReportペインに表示されます。
図 91. Chip Planner Reportsペインの違反図 92. メインのコンパイルレポートでのチッププランナー違反