インテルのみ表示可能 — GUID: dyw1572366429612
Ixiasoft
2.4.2.1. 高速クロック・ドメイン
2.4.2.2. ループの再構築
2.4.2.3. コントロール信号のバックプレッシャー
2.4.2.4. FIFOステータス信号によるフロー・コントロール
2.4.2.5. スキッドバッファーを使用したフロー制御
2.4.2.6. リードモディファイライトメモリー
2.4.2.7. カウンターとアキュムレーター
2.4.2.8. ステートマシン
2.4.2.9. メモリー
2.4.2.10. DSPブロック
2.4.2.11. 一般ロジック
2.4.2.12. モジュラスと除算
2.4.2.13. リセット
2.4.2.14. ハードウェアの再利用
2.4.2.15. アルゴリズム要件
2.4.2.16. FIFO
2.4.2.17. 三進加算器
インテルのみ表示可能 — GUID: dyw1572366429612
Ixiasoft
3.2.3. ハイパーリタイマーの準備ルール
次の表に、すべてのHRRルールの概要を示します。
ルール | 説明 | 重大度 | ステージ | サポートされるデバイス |
---|---|---|---|---|
HRR-10003 | ファンアウトの多い非クロック・グローバル・ネットのレジスター | Medium | 位置 |
|
HRR-10004 | 高ファンアウトの非グローバルネット | Low | 位置 |
|
HRR-10101 | 非同期クリア | Medium | Analysis and Elaboration |
|
HRR-10102 | 同期クリア。 | Medium | Analysis and Elaboration |
|
HRR-10105 | preserve割り当て付きのレジスター | Low | Analysis and Elaboration |
|
HRR-10106 | keep割り当て付きのレジスター | Low | Analysis and Elaboration |
|
HRR-10107 | ファンアウトを最大に保つ | Low | Analysis and Elaboration |
|
HRR-10108 | プラグマーdont retime | Medium | Analysis and Elaboration |
|
HRR-10109 | プラグマーdont replicate | Medium | Analysis and Elaboration |
|
HRR-10110 | レジスター・リタイミング割り当て | Medium | Analysis and Elaboration |
|
HRR-10115 | (高ファンアウト信号) | Low | Analysis and Elaboration |
|
HRR-10201 | ドントケアロジックレベルでレジスターをパワーアップできない | Low | Analysis and Elaboration |
|
HRR-10204 | リリース・インスタンスのカウントチェックのリセット | High | Analysis and Elaboration |
|