インテルのみ表示可能 — GUID: yrn1551992693015
Ixiasoft
2.4.2.1. 高速クロック・ドメイン
2.4.2.2. ループの再構築
2.4.2.3. コントロール信号のバックプレッシャー
2.4.2.4. FIFOステータス信号によるフロー・コントロール
2.4.2.5. スキッドバッファーを使用したフロー制御
2.4.2.6. リードモディファイライトメモリー
2.4.2.7. カウンターとアキュムレーター
2.4.2.8. ステートマシン
2.4.2.9. メモリー
2.4.2.10. DSPブロック
2.4.2.11. 一般ロジック
2.4.2.12. モジュラスと除算
2.4.2.13. リセット
2.4.2.14. ハードウェアの再利用
2.4.2.15. アルゴリズム要件
2.4.2.16. FIFO
2.4.2.17. 三進加算器
インテルのみ表示可能 — GUID: yrn1551992693015
Ixiasoft
3.2.2.1. Design Assistantからのクロスプローブ
Design Assistantは、ルール違反からさまざまな インテル® Quartus® Prime デザイン視覚化ツールのソースへのクロスプローブを行うことができます 。次の例は、違反分析のためにクロスプローブの場所から拡張する方法を示しています。
次の例は、TMC-20010高ファンアウト信号ルール違反がRTL Viewerに対してクロスプローブされることを示しています。
- Design AssistantがルールTMC-20010のFAILステータスを報告する場合、Design Assistantレポートでルール違反のいずれかを右クリックして、Locate Node > Locate in RTL Viewerをクリックします。
図 87. Locate in RTL Viewer
クロスプローブにより、RTLビューアーでドライバーレジスターを見つけることができます。
図 88. RTL Viewerでのドライバーレジスター - 次に、ロジックレベルの深さを完全に視覚化するには、レジスターを右クリックして、FilterをクリックしてレジスターのSources and Destinationsを表示します。
図 89. 拡張された接続