インテルのみ表示可能 — GUID: nfb1575668004587
Ixiasoft
2.4.2.1. 高速クロック・ドメイン
2.4.2.2. ループの再構築
2.4.2.3. コントロール信号のバックプレッシャー
2.4.2.4. FIFOステータス信号によるフロー・コントロール
2.4.2.5. スキッドバッファーを使用したフロー制御
2.4.2.6. リードモディファイライトメモリー
2.4.2.7. カウンターとアキュムレーター
2.4.2.8. ステートマシン
2.4.2.9. メモリー
2.4.2.10. DSPブロック
2.4.2.11. 一般ロジック
2.4.2.12. モジュラスと除算
2.4.2.13. リセット
2.4.2.14. ハードウェアの再利用
2.4.2.15. アルゴリズム要件
2.4.2.16. FIFO
2.4.2.17. 三進加算器
インテルのみ表示可能 — GUID: nfb1575668004587
Ixiasoft
3.1. サブモジュールを独立してコンパイルする
より大きなデザインのサブモジュールを個別にコンパイルできます。より大きなサブモジュールを個別にコンパイルすると、サブモジュールのパフォーマンス情報を取得し、パフォーマンスを向上させるためにサブモジュールを最適化できます。サブモジュールをコンパイルする際の目標に応じて、次の手法で説明されているように、I / Oを異なる方法で処理することを選択できます。
- コンパイル中にサブモジュールに追加のHyper-Optimizationが必要な場合は、ラッパー内でサブモジュールをインスタンス化し、各入力と出力に2つ以上のレジスターステージを追加します。この手法により、これらの追加レジスターを回路にリタイミングできます。コンパイラが追加のレジスターをサブモジュールにリタイムする場合は、完全なデザインを変更して、サブモジュールに追加のレジスターを提供できます。この方法は、サブモジュールでハイパー最適化をテストして、サブモジュールがより大きな設計の一部である場合のリタイミングの影響を判断する場合に役立ちます。
- サブモジュールのHyper-Optimizationをさらに必要としないが、モジュールを分離してコンパイル時間を節約し、完全なデザインでモジュールのタイミングバジェットを模倣する場合は、仮想ピン制約を定義して、サブモジュールに直接接続するレジスターのリタイミングを有効にします。内部クロックツリーのクロックスキューを考慮して、適切なset_input_delayまたはset_ouput_delay SDC制約を指定します。 次のガイドラインと例に従って、reference_pinまたは静的最大制約のいずれかを指定して、内部クロックツリーのクロックスキューを考慮します。
SDC引数 | ガイドライン | 例 |
---|---|---|
クロック | 内部クロックドメイン名を指定します(仮想クロックなし)。この引数により、コンパイラは外部クロックと内部クロックを同じように扱い、境界上にないI / Oレジスターのリタイミングを可能にします。 | reference_pin argument: static maximum constraint: |
遅延 | 内部クロックツリーのクロックスキューを考慮して、次のいずれかを指定します。
|
図 82. サブモジュールコンパイル入力制約の例
set_input_delay -clock [get_clocks clk_in] \
0 [get_ports data] \
-reference_pin [get_pins [int_reg|clk]
または
set insert_delay 1.3
set_input_delay -clock [get_clocks clk_in] \
$insert_delay [get_ports data]