インテルのみ表示可能 — GUID: mtr1430269583693
Ixiasoft
2.4.2.1. 高速クロック・ドメイン
2.4.2.2. ループの再構築
2.4.2.3. コントロール信号のバックプレッシャー
2.4.2.4. FIFOステータス信号によるフロー・コントロール
2.4.2.5. スキッドバッファーを使用したフロー制御
2.4.2.6. リードモディファイライトメモリー
2.4.2.7. カウンターとアキュムレーター
2.4.2.8. ステートマシン
2.4.2.9. メモリー
2.4.2.10. DSPブロック
2.4.2.11. 一般ロジック
2.4.2.12. モジュラスと除算
2.4.2.13. リセット
2.4.2.14. ハードウェアの再利用
2.4.2.15. アルゴリズム要件
2.4.2.16. FIFO
2.4.2.17. 三進加算器
インテルのみ表示可能 — GUID: mtr1430269583693
Ixiasoft
2.2.2.3. タイミング例外を使用したクロックイネーブル
Compilerは、マルチサイクルまたは偽のパスタイミング例外のエンドポイントであるレジスターをリタイムすることはできません。クロックイネーブルは、メインクロックのレートの半分または四分の一で動作するサブドメインを作成するために使用されることがあります。場合によっては、これらのクロックによって、1サイクルおきに変化するロジックを持つ単一パスを制御することができます。通常、タイミング例外を使用してタイミングを緩和するため、このケースはあまり問題になりません。クロックイネーブルが長いデータパスと遅いデータパスを検証し、パスがまだタイミングを満たしていない場合、レジスターステージをデータパスに追加します。パス上のマルチサイクル・タイミング制約を削除します。 Hyper-Aware CADフローにより、Retimerはタイミングを改善するためにパスをリタイミングできます。