インテルのみ表示可能 — GUID: sst1633469723806
Ixiasoft
インテルのみ表示可能 — GUID: sst1633469723806
Ixiasoft
10.1.1. 概要
P-タイルのデバッグ・ツールキットは、Pタイル用のシステム・コンソール・ベースのツールであり、物理層での PCIe リンクのリアルタイム制御、監視、およびデバッグを提供します。
- PCIe リンクのプロトコルとリンクステータスを表示します。
- PCIe リンクの PLL およびチャネルごとのステータスを表示します。
- チャネルのアナログ設定を表示します。
- レシーバーのアイを表示し、各チャネルのアイの高さと幅を測定します。
- リンクパートナー間に接続されたリタイマーの存在を示します。
次の図は、PCI Express 用の P タイル マルチチャネル DMA IP の P タイル デバッグ・ツールキットの概要を示しています。
P-タイルのデバッグ・ツールキットを有効にすると、 生成された IP のintel_pcie_ptile_mcdmaモジュールには、上の図に示すように、Debug Toolkit モジュールと関連ロジックが含まれています。
システムコンソールから Debug Toolkit を起動します。システムコンソールは、Native PHY Debug Master Endpoint (NPDME) を介して Debug Toolkit に接続します。インテル FPGA ダウンロード・ケーブルを介してこの接続を行います。
- NPDME モジュール
- PHY リコンフィギュレーション・インターフェイス (xcvr_reconfig)
- ハード IP リコンフィグレーション・インターフェース (hip_reconfig)
xcvr_reconfig_clkクロックを駆動するクロック ソース (50 MHz ~ 125 MHz、推奨クロック周波数 100 MHz) を提供します。Reset Release Intel FPGA IP の出力を使用して、 ninit_done、NPDME モジュールにリセット信号を提供します。
- set_location_assignment PIN_C23 -to xcvr_reconfig_clk_clk