インテルのみ表示可能 — GUID: gni1648856051194
Ixiasoft
4.1. ポートリスト
4.2. クロック
4.3. リセット
4.4. マルチ・チャネルDMA
4.5. バーストAvalon Master (BAM) インターフェイズ
4.6. バースト Avalon-MM スレーブ (BAS) インターフェイス
4.7. Config Slaveのインターフェイス (RP のみ)
4.8. ハードIPリコンフィグレーション・インターフェイス
4.9. Config TLのインターフェイス
4.10. Configuration Interceptのインターフェイス (EP のみ)
4.11. ユーザーのFunctional Level Reset (FLR)
4.12. ユーザー イベント MSI-X 要求インターフェイス
4.13. データ・ムーバー・インターフェイス
4.14. ハードIPステータス・インターフェイス
8.1.6.1. ifc_api_start
8.1.6.2. ifc_mcdma_port_by_name
8.1.6.3. ifc_qdma_device_get
8.1.6.4. ifc_num_channels_get
8.1.6.5. ifc_qdma_channel_get
8.1.6.6. ifc_qdma_acquire_channels
8.1.6.7. ifc_qdma_release_all_channels
8.1.6.8. ifc_qdma_device_put
8.1.6.9. ifc_qdma_channel_put
8.1.6.10. ifc_qdma_completion_poll
8.1.6.11. ifc_qdma_request_start
8.1.6.12. ifc_qdma_request_prepare
8.1.6.13. ifc_qdma_descq_queue_batch_load
8.1.6.14. ifc_qdma_request_submit
8.1.6.15. ifc_qdma_pio_read32
8.1.6.16. ifc_qdma_pio_write32
8.1.6.17. ifc_qdma_pio_read64
8.1.6.18. ifc_qdma_pio_write64
8.1.6.19. ifc_qdma_pio_read128
8.1.6.20. ifc_qdma_pio_write128
8.1.6.21. ifc_qdma_pio_read256
8.1.6.22. ifc_qdma_pio_write256
8.1.6.23. ifc_request_malloc
8.1.6.24. ifc_request_free
8.1.6.25. ifc_app_stop
8.1.6.26. ifc_qdma_poll_init
8.1.6.27. ifc_qdma_poll_add
8.1.6.28. ifc_qdma_poll_wait
8.1.6.29. ifc_mcdma_port_by_name
インテルのみ表示可能 — GUID: gni1648856051194
Ixiasoft
1.2. 既知の問題
以下は、現在の IP リリースにおける既知の問題をまとめたものです。
- インテル® Quartus® Prime プロ・エディションのソフトウェア・バージョン 22.1 以前のバージョンに問題があるため、PCI Express 用のマルチチャネル DMA インテルFPGA IP のUser MSI-X 機能は機能しません。
- 内部 MSI-X / ライトバックが破棄され、内部 FIFO オーバーフローが原因でホストに送信されない場合があります。
- 内部 FIFO オーバーフローにより、Q_COMPLETED_POINTER レジスター (8'h1C) が正しくない値を返すことがあります。
- MCDMA AVMM PIO は、rx_pio_waitrequest_iのアサートによってユーザーロジックのバックプレッシャーが発生すると、ポステッドライトをドロップすることがあります。
- MCDMA BAM モードのパフォーマンスは、トランザクションごとに 2 つのアイドルサイクルが原因で低下します。
- MCMDA BAM モジュールが不正な形式の TLP を統合ハード IP に送信し、ハード IP が破損したパケットと LCRC 違反を生成する可能性があります。
- インテル® Quartus® Prime ソフトウェア 22.1 でサポートされていないデバイス OPN (1SD280PT2F55E2VGS1) が原因で、 インテル Stratix 10 DX P タイル ES1 FPGA 開発キットをターゲットとする MCDMA サンプルデザインが インテル® Quartus® Primeコンパイルで失敗します。
- インテル Agilex Gen4 x16 AVST 1 ポート・モードでは、 インテル® Quartus® Prime 22.1でのMCDMA パケット生成/チェック サンプル デザイン は、500 MHz PLD クロック周波数でセットアップ時間要件に違反する可能性があります。
- ソフトウェアが Q_RESET レジスターに 1 を書き込んでキューをリセットすると、他のチャネルはトラフィックの受信を停止します。キューをリセットする前に、システムが静止していることを確認する必要があります。
- マルチチャネル D2H Avalon ストリーミングでは、チャネル・ディスクリプターが使用できない場合、またはチャネルのバッファーがいっぱいの場合、ブロッキング状態が解消されるまで他のチャネルのデータ移動が停止します。