インテルのみ表示可能 — GUID: ghk1637187138270
Ixiasoft
4.1. ポートリスト
4.2. クロック
4.3. リセット
4.4. マルチ・チャネルDMA
4.5. バーストAvalon Master (BAM) インターフェイズ
4.6. バースト Avalon-MM スレーブ (BAS) インターフェイス
4.7. Config Slaveのインターフェイス (RP のみ)
4.8. ハードIPリコンフィグレーション・インターフェイス
4.9. Config TLのインターフェイス
4.10. Configuration Interceptのインターフェイス (EP のみ)
4.11. ユーザーのFunctional Level Reset (FLR)
4.12. ユーザー イベント MSI-X 要求インターフェイス
4.13. データ・ムーバー・インターフェイス
4.14. ハードIPステータス・インターフェイス
8.1.6.1. ifc_api_start
8.1.6.2. ifc_mcdma_port_by_name
8.1.6.3. ifc_qdma_device_get
8.1.6.4. ifc_num_channels_get
8.1.6.5. ifc_qdma_channel_get
8.1.6.6. ifc_qdma_acquire_channels
8.1.6.7. ifc_qdma_release_all_channels
8.1.6.8. ifc_qdma_device_put
8.1.6.9. ifc_qdma_channel_put
8.1.6.10. ifc_qdma_completion_poll
8.1.6.11. ifc_qdma_request_start
8.1.6.12. ifc_qdma_request_prepare
8.1.6.13. ifc_qdma_descq_queue_batch_load
8.1.6.14. ifc_qdma_request_submit
8.1.6.15. ifc_qdma_pio_read32
8.1.6.16. ifc_qdma_pio_write32
8.1.6.17. ifc_qdma_pio_read64
8.1.6.18. ifc_qdma_pio_write64
8.1.6.19. ifc_qdma_pio_read128
8.1.6.20. ifc_qdma_pio_write128
8.1.6.21. ifc_qdma_pio_read256
8.1.6.22. ifc_qdma_pio_write256
8.1.6.23. ifc_request_malloc
8.1.6.24. ifc_request_free
8.1.6.25. ifc_app_stop
8.1.6.26. ifc_qdma_poll_init
8.1.6.27. ifc_qdma_poll_add
8.1.6.28. ifc_qdma_poll_wait
8.1.6.29. ifc_mcdma_port_by_name
インテルのみ表示可能 — GUID: ghk1637187138270
Ixiasoft
3.8. Data Mover Only
Data Mover Only モードは、エンドポイント MCDMA P タイルおよび F タイル IP の MCDMA IP ユーザーモードの 1 つです。 インテル® Quartus® Prime 22.1.このモードは、外部ディスクリプター・コントローラーに基づく外部ディスクリプター・フェッチをサポートします。このモードでは、MCDMA IP コアは、通常の PCIe セマンティクスを実装する PCIeデータ・ムーバー・サブシステムになりますが、DMA ディスクリプター機能に関連するブロックはありません。
注: External Descriptor Controller を使用する Data Mover は、AVMM インターフェイスを介したユーザーロジックへのデータ移動のみをサポートします。ユーザーロジックへの AVST インターフェイス・サポートは、将来的に追加される可能性があります。
次の図は、ユーザーのディスクリプター・コントローラーを使用した Data Mover Only モードの MCDMA IP の最上位ブロック図です。
図 13. 外部 DMA コントローラに接続された PCIeデータ・ムーバー・サブシステム
データ・ムーバー・サブシステムは、次の機能をサポートしています。
- HIP インターフェイス:データ・ムーバー・サブシステムが接続しているさまざまな PCIe HIP バリアント (P/F タイル) に適応します。
- ホストからデバイス (H2D) へのデータ ムーバー: AVST ソースおよびシンク・インターフェイスを外部ディスクリプター・コントローラーに提供し、ディスクリプター・フェッチおよびデータ移動操作の両方を行います。
- デバイスからホスト (D2H) データムーバー: AVST ソースおよびシンク・インターフェイスを外部ディスクリプター・コントローラーに提供して、データ移動操作を開始し、ライトバック/割り込みを送信します。
- Bursting Avalon Master (BAM): レジスター・プログラミング用の非バースト PIO 操作を実行します。
- PCIe セマンティクスのサポート
- スケジューラは、PCIe HIP につながる Tx および Rx 方向の両方で PCIe 順序付けルールを適用します。
- MPS サイズでの TLP チャンク
- 4KB のクロス オーバーとその他のエラー ログを確認します。
- 完了の並べ替え:データ・ムーバー・サブシステムは、AVMM 書き込みマスターにデータを送信する前、またはディスクリプター完了パケットを外部ディスクリプター・コントローラーに送信する前に、受信した完了の並べ替えを実行します。