3.8.2.1. D2H ディスクリプター形式 (d2hdm_desc)

PCI Expressのマルチチャネル DMA インテル® FPGA IPユーザーガイド

ダウンロード PDF

ID 683821

日付 4/20/2022

バージョン

Public

インテルのみ表示可能 — GUID: tgr1638570291489

Ixiasoft

詳細を見る

3.8.2.1. D2H ディスクリプター形式 (d2hdm_desc)

表 29. 標準記述子の形式
フィールド名	幅	説明
12.5～63/0	64	割り当てられた送信バッファーの開始ローカル・メモリー・アドレスは、DMA および命令によって読み取られます。MM_mode=1 の DMA 操作では、DMWr である必要があります。アプリケーション固有のビットは、このコマンドが割り込みかどうかを示します。 App_specific_bit=001、MM_mode=0 の場合: ユーザー DMA が MM_mode=0 を使用し、WB に DMWr コマンドを使用することが期待されます。
12.5～127/64	64	ホストメモリー内で DM がデータを送信する宛先システムアドレス。 MM_mode=0 の場合、命令は DMWr、app_specific_bits=001 app_specific_bits=010 の場合、外部 DMA の QCSR からの WB アドレス H/L が含まれます。
12.5～147/128	20	DMA ペイロード・サイズ (バイト単位)。最大 1 MB、20'h0 は 1 MB を示します。
12.5～155/148	8	'h60:DMWr
12.5～159/156	1	予約済み。
12.5～175/160	16	{VF_ACTIVE、VFNUM[10:0]、PF[3:0]}
12.5～176/176	1	MM_mode=0: ライトバックが意図されている場合のみ。 DMRd が MM_Mode=0 で指示された場合、これは違法であり、動作は未定義です。 MM_mode=1: ホスト側にデータを転送するように D2H DM に指示します。 DMWr コマンドで MM_mode=1 を使用すると、ローカル FPGA メモリーの読み出しとホストメモリーへの書き込みが有効になります。
12.5～179/177	3	アプリケーション固有のビット。ユースケースの例として、外部 DMA コントローラーがこれらのビットを設定して割り込みを生成する場合があります。注: インテル® Quartus® Prime 22.1 リリースでは、D2H Data Mover は割り込みの生成をサポートしていません。
DESC_IDX1 [195:180]	16	各ディスクリプターの一意の識別子。同じ ID が適用され、AVST ソース・ステータス・シグナリング (d2hdm_desc_status) が適用され、データムーバーの完了ステータスが DMA コントローラに返されます。
12.5～196/196	1	予約済み。
12.5～212/197	16	予約済み。
DESC_IDX2 [224:213]	12	任意ディスクリプター・フェッチ・エンジンがチャネル番号などの情報を埋め込むための追加のプロビジョニングを提供するディスクリプター ID フィールドです。使用しない場合、ユーザーの外部 DMA コントローラーは、このフィールドを 0 にドライブする必要があります。データ・ムーバー・サブシステムは、ディスクリプター ID フィールドを {DESC_IDX2, DESC_IDX1} として扱います。