インテルのみ表示可能 — GUID: phc1621979546165
Ixiasoft
インテルのみ表示可能 — GUID: phc1621979546165
Ixiasoft
5.1.7.4. パワー・マネジメント
パラメーター |
値 |
説明 |
---|---|---|
Endpoint L0s acceptable latency |
最大64ns 最大128 ns 最大256 ns 最大512 ns 最大1 us 最大2 us 最大4 us 制限なし |
このデザイン・パラメーターで指定するレイテンシーは、デバイスとルート・コンプレックス間の任意のリンクがL0sステートを終了するまでにアプリケーション層が許容できる最大レイテンシーです。これにより、Device Capabilities Register (0x084) のEndpoint L0s acceptable latencyフィールドの読み出し専用値を設定します。 このエンドポイントでは、L0sまたはL1ステートはサポートしません。ただし、切り替えシステムでは、L0sおよびL1がイネーブルされているスイッチにリンクが接続されている場合があります。このパラメーターを設定することで、システム・コンフィグレーション・ソフトウェアによって、システム内の全デバイスの許容レイテンシーおよび各リンクの終了レイテンシーを読み出し、どのリンクによってActive State Power Management (ASPM) のイネーブルが可能かを判別することができます。 このパラメーターのデフォルト値は64 nsです。この値は、ほとんどのデザインで最も安全な設定となります。 |
Endpoint L1 acceptable latency | 最大1 us 最大2 us 最大4 us 最大8 us 最大16 us 最大32 us 最大64ns制限なし |
この値は、L1からL0ステートへの遷移において、エンドポイントが耐えられる許容レイテンシーを示しています。これは、エンドポイントの内部バッファリングの間接的な尺度です。Device Capabilities Register のEndpoint L1 acceptable latencyフィールドの読み出し専用値を設定します。 このエンドポイントでは、L0sまたはL1ステートはサポートしていません。ただし、切り替えシステムでは、L0sおよびL1がイネーブルされているスイッチにリンクが接続されている場合があります。このパラメーターを設定することで、システム・コンフィグレーション・ソフトウェアによって、システム内の全デバイスの許容レイテンシーおよび各リンクの終了レイテンシーを読み出し、どのリンクによってActive State Power Management (ASPM) のイネーブルが可能かを判別することができます。 このパラメーターのデフォルト値は1 µsです。この値は、ほとんどのデザインで最も安全な設定となります。 |
インテル Stratix 10 Avalon-ST ハード IP for PCI Express および インテル Stratix 10 Avalon-MM ハード IP for PCI Express は、L1 または L2 低電力状態をサポートしません。リンクがこれらの状態になった場合、リセットを実行すると (たとえば、pin_perst をアサートすることによって)、IP コアが低電力状態を終了し、システムが回復できるようになります。
これらの IP コアは、アップストリーム・デバイスにウェイクアップ・イベントを通知するメカニズムであるインバンドのビーコンまたはサイドバンド WAKE# 信号もサポートしていません。