インテルのみ表示可能 — GUID: vze1626225060140
Ixiasoft
4.1. ポートリスト
4.2. クロック
4.3. リセット
4.4. マルチ・チャネルDMA
4.5. バーストAvalon Master (BAM) インターフェイズ
4.6. バースト Avalon-MM スレーブ (BAS) インターフェイス
4.7. Config Slaveのインターフェイス (RP のみ)
4.8. ハードIPリコンフィグレーション・インターフェイス
4.9. Config TLのインターフェイス
4.10. Configuration Interceptのインターフェイス (EP のみ)
4.11. ユーザーのFunctional Level Reset (FLR)
4.12. ユーザー イベント MSI-X 要求インターフェイス
4.13. データ・ムーバー・インターフェイス
4.14. ハードIPステータス・インターフェイス
8.1.6.1. ifc_api_start
8.1.6.2. ifc_mcdma_port_by_name
8.1.6.3. ifc_qdma_device_get
8.1.6.4. ifc_num_channels_get
8.1.6.5. ifc_qdma_channel_get
8.1.6.6. ifc_qdma_acquire_channels
8.1.6.7. ifc_qdma_release_all_channels
8.1.6.8. ifc_qdma_device_put
8.1.6.9. ifc_qdma_channel_put
8.1.6.10. ifc_qdma_completion_poll
8.1.6.11. ifc_qdma_request_start
8.1.6.12. ifc_qdma_request_prepare
8.1.6.13. ifc_qdma_descq_queue_batch_load
8.1.6.14. ifc_qdma_request_submit
8.1.6.15. ifc_qdma_pio_read32
8.1.6.16. ifc_qdma_pio_write32
8.1.6.17. ifc_qdma_pio_read64
8.1.6.18. ifc_qdma_pio_write64
8.1.6.19. ifc_qdma_pio_read128
8.1.6.20. ifc_qdma_pio_write128
8.1.6.21. ifc_qdma_pio_read256
8.1.6.22. ifc_qdma_pio_write256
8.1.6.23. ifc_request_malloc
8.1.6.24. ifc_request_free
8.1.6.25. ifc_app_stop
8.1.6.26. ifc_qdma_poll_init
8.1.6.27. ifc_qdma_poll_add
8.1.6.28. ifc_qdma_poll_wait
8.1.6.29. ifc_mcdma_port_by_name
インテルのみ表示可能 — GUID: vze1626225060140
Ixiasoft
8.2.5. デザインのソフトウェア・フロー
図 39. DPDK ポーリング・モード・ドライバー・ソフトウェア・フロー
ステップ1
- 指定された数のキューに基づいて、アプリケーションは Tx および Rx キューを設定します。
- MCDMA ポーリング・モード・ドライバー (PMD) は、メモリー管理を処理し、指定された配置と境界で物理メモリーの一部を予約します。
- PMD は、ディスクリプターの開始アドレス、キューサイズ、コンシューム・ヘッドのライトバック アドレス、D2H ディスクリプターのペイロードサイズを含む、キューに関連付けられた QCSR の次のレジスターを初期化し、チャネルを有効にします。
- QCSR レジスター:
- Q_RESET (offset 8’h48)
- Q_TAIL_POINTER (offset 8’h14) Set 0
- Q_START_ADDR_L (Offset 8’h08)
- Q_START_ADDR_H (Offset 8’h0C)
- Q_SIZE (Offset 8’h10)
- Q_CONSUMED_HEAD_ADDR_L (Offset 8’h20)
- Q_CONSUMED_HEAD_ADDR_H (Offset 8’h24)
- Q_BATCH_DELAY (Offset 8’h28)
- Set q_en, q_wb/intr_en bits, Q_CTRL (Offset 8’h00)
- (Q_PYLD_COUNT) (Offset 8'h44)
- すべてのキューが設定されると、デバイスが起動します。
- Q アプリケーションは、指定されたキューの数に基づいてスレッドを作成します。
ステップ2
新しいディスクリプターのスレッド要求を送信して要求を送信し、必要なフィールド (ディスクリプター・インデックス、SOF、EOF、ペイロード、MSI-X 有効化、ライトバック有効化) を更新します。
ステップ3
ディスクリプター・リング・バッファーを初期化した後、McDMA PMD はディスクリプターの更新回数を QCSR 領域のテール レジスターに書き込みます。ディスクリプターが更新されるたびに、テールポインターは 1 ずつ増加します。 QCSR テール・ポインター・レジスター: Q_TAIL_POINTER (オフセット 8'h14)
ステップ4
- テールポインターの書き込みが発生すると、MCDMA IP はプログラムされた Q_START_ADDR_L/H アドレスからホストメモリーからディスクリプターをフェッチします。
- MCDMA IP はディスクリプターの内容を解析して、ソース、デスティネーション・アドレス、およびディスクリプターからのデータの長さを見つけ、DMA 操作を開始します。
ステップ5
ディスクリプターの処理が完了すると、IP は各ディスクリプターで有効にできる次のメソッドに基づいて完了ステータスを通知します。
- MSI-X 割り込みに基づく: Q_CTRL で有効になっている場合、MCDMA IP は MSI-X 割り込みをホストに送信します。
- ライトバック: Q_CTRL でライトバックが有効になっている場合、MCDMA IP は Q_CONSUMED_HEAD_ADDR_L/H を更新します。