インテルのみ表示可能 — GUID: mnc1508839097861
Ixiasoft
リリース情報
LVDS SERDES IPコアの機能
LVDS SERDES IPコアの機能モード
LVDS SERDES IPコアの機能の説明
LVDS SERDES IPコアの初期化とリセット
LVDS SERDES IPコアの信号
LVDS SERDES IPコアのパラメーター設定
LVDS SERDES IPコアの一般設定
LVDS SERDES IPコアのタイミング
LVDS SERDES IPコアのデザイン例
LVDS SERDES IPコアのその他のリファレンス
LVDS SERDES Intel FPGA IPユーザーガイドのアーカイブ
LVDS SERDES Intel® FPGA IPユーザーガイド: インテル® Arria® 10および インテル® Cyclone® 10 GXデバイスの改訂履歴
インテルのみ表示可能 — GUID: mnc1508839097861
Ixiasoft
同じI/Oバンク内のLVDSトランスミッターとレシーバー
LVDSのトランスミッターとレシーバーの両方のインターフェイスを同じI/Oバンクに配置する場合は、LVDS SERDES IPコアを外部PLLで使用することができます。
- 外部PLLを使用するには、LVDS SERDES IPのパラメーター・エディターで、Use external PLLオプションをオンにします。
- LVDS SERDES IPの2つのインスタンス (レシーバーおよびトランスミッター) を生成することができます。
- 各インスタンスでは、次の数までのチャネルを使用することができます。
- 71個のトランスミッター
- 23個のDPAまたは非DPAレシーバー
- 12個のソフトCDRレシーバー
- 同じPLLをトランスミッターとレシーバーの両方のインスタンスに接続します。
図 22. LVDSとIOPLL IPのインターフェイス (非DPAモード)次の図は、非DPAモードを使用している場合に、外部PLLモードにおいてIOPLL IPとLVDS SERDES IPの間に作成する必要がある接続を示しています。
図 23. LVDSとIOPLL IPのインターフェイス (DPAモード)次の図は、DPAモードを使用している場合に、外部PLLモードにおいてIOPLL IPとLVDS SERDES IPの間に作成する必要がある接続を示しています。 locked出力ポートを反転し、pll_aresetポートに接続します。
図 24. LVDSとIOPLL IPのインターフェイス (ソフトCDRモード)次の図は、ソフトCDRモードを使用している場合に、IOPLL IPと LVDS SERDES IPコアの間に作成する必要がある接続を示しています。 locked出力ポートを反転し、pll_aresetポートに接続します。