インテルのみ表示可能 — GUID: sam1446086887907
Ixiasoft
リリース情報
LVDS SERDES IPコアの機能
LVDS SERDES IPコアの機能モード
LVDS SERDES IPコアの機能の説明
LVDS SERDES IPコアの初期化とリセット
LVDS SERDES IPコアの信号
LVDS SERDES IPコアのパラメーター設定
LVDS SERDES IPコアの一般設定
LVDS SERDES IPコアのタイミング
LVDS SERDES IPコアのデザイン例
LVDS SERDES IPコアのその他のリファレンス
LVDS SERDES Intel FPGA IPユーザーガイドのアーカイブ
LVDS SERDES Intel® FPGA IPユーザーガイド: インテル® Arria® 10および インテル® Cyclone® 10 GXデバイスの改訂履歴
インテルのみ表示可能 — GUID: sam1446086887907
Ixiasoft
非DPAモードでのLVDS SERDES IPコアの初期化
PLLは、ユーザーモードでロックを達成後に動作可能になります。LVDS SERDES IPコアでSERDESブロックを使用してデータを転送する前に、PLLがリファレンス・クロックにロックされていることを確認します。
インテルでは、次の手順に従い非DPAモードでLVDS SERDES IPコアを初期化することを推奨しています。
- ユーザーモードに入る際は、pll_areset信号を少なくとも10nsアサートします。
また、ユーザーモードの動作でこのステップを実行し、いつでもインターフェイスをリセットすることができます。
- 少なくとも10nsが経過したら、pll_areset信号をデアサートし、pll_lockedポートを監視します。
PLLロックポートがアサートされて安定すると、SERDESブロックの動作が可能になります。
初期化が完了すると、ワード境界をアライメント (ビットスリップ) することができます。