LVDS SERDES Intel® FPGA IPユーザーガイド: インテル® Arria® 10およびインテル® Cyclone® 10 GXデバイス

ID 683520
日付 7/13/2021
Public
ドキュメント目次

LVDS SERDES IPコアのクロックリソースの概要

Clock Resource Summaryタブには、必要なクロックの必要な周波数、位相シフト、デューティー・サイクル、および接続の指示が一覧表示されます。LVDS SERDES IPコアに対する外部PLLのコンフィグレーションおよび接続方法については、このタブを参照してください。