インテルのみ表示可能 — GUID: sam1412833672379
Ixiasoft
リリース情報
LVDS SERDES IPコアの機能
LVDS SERDES IPコアの機能モード
LVDS SERDES IPコアの機能の説明
LVDS SERDES IPコアの初期化とリセット
LVDS SERDES IPコアの信号
LVDS SERDES IPコアのパラメーター設定
LVDS SERDES IPコアの一般設定
LVDS SERDES IPコアのタイミング
LVDS SERDES IPコアのデザイン例
LVDS SERDES IPコアのその他のリファレンス
LVDS SERDES Intel FPGA IPユーザーガイドのアーカイブ
LVDS SERDES Intel® FPGA IPユーザーガイド: インテル® Arria® 10および インテル® Cyclone® 10 GXデバイスの改訂履歴
インテルのみ表示可能 — GUID: sam1412833672379
Ixiasoft
LVDS SERDES IPコアのデザイン例
LVDS SERDES IPコアでは、パラメーター・エディターのIPのコンフィグレーションに一致するいくつかのデザイン例を生成することができます。これらのデザイン例は、IPコアをインスタンス化する際のリファレンスとしても、シミュレーションで想定される動作のリファレンスとしても使用することができます。
デザイン例は、LVDS SERDES IPコアのパラメーター・エディターから生成することができます。必要なパラメーターを設定後、Generate Example Designをクリックします。IPコアは、指定したディレクトリーにデザイン例のソースファイルを生成します。
図 11. 生成されたデザイン例のディレクトリーにおけるソースファイル