インテルのみ表示可能 — GUID: sam1412833557133
Ixiasoft
リリース情報
LVDS SERDES IPコアの機能
LVDS SERDES IPコアの機能モード
LVDS SERDES IPコアの機能の説明
LVDS SERDES IPコアの初期化とリセット
LVDS SERDES IPコアの信号
LVDS SERDES IPコアのパラメーター設定
LVDS SERDES IPコアの一般設定
LVDS SERDES IPコアのタイミング
LVDS SERDES IPコアのデザイン例
LVDS SERDES IPコアのその他のリファレンス
LVDS SERDES Intel FPGA IPユーザーガイドのアーカイブ
LVDS SERDES Intel® FPGA IPユーザーガイド: インテル® Arria® 10および インテル® Cyclone® 10 GXデバイスの改訂履歴
インテルのみ表示可能 — GUID: sam1412833557133
Ixiasoft
DPA FIFO
DPA-FIFOモードでは、DPA FIFOはリタイミングされたデータを高速LVDSクロックドメインに同期します。
DPAクロックにより、最初のロック期間中に位相がシフトすることがあります。FIFOの書き込みポインターが読み出しポインターに迫ることで引き起こされるデータのランスルー状態を回避するには、DPAがロックされるまでFIFOをリセット状態で維持します。
関連情報