インテルのみ表示可能 — GUID: vgo1440400733939
Ixiasoft
2.1. Intel Agilex® 7 M シリーズ M20K ブロックのファブリック・ネットワークオンチップ (NoC)
2.2. Intel Agilex® 7エンベデッド・メモリー・ブロックにおけるバイト・イネーブル
2.3. アドレス・クロック・イネーブルのサポート
2.4. 非同期クリアと同期クリア
2.5. メモリーブロックの誤り訂正コード (ECC) のサポート
2.6. Intel Agilex® 7エンベデッド・メモリーのクロックモード
2.7. Intel Agilex® 7 エンベデッド・メモリーのコンフィグレーション
2.8. Force-to-Zero
2.9. コヒーレント読み出しメモリー
2.10. フリーズロジック
2.11. トゥルー・デュアルポートのデュアルクロック・エミュレーター
2.12. 読み出しアドレスレジスターと書き込みアドレスレジスターの初期値
2.13. M20K ブロックのタイミングまたは消費電力の最適化機能
2.14. Intel Agilex® 7 でサポートされるエンベデッド・メモリー IP
4.3.1. FIFO Intel® FPGA IP のリリース情報
4.3.2. コンフィグレーション方法
4.3.3. 仕様
4.3.4. FIFO の機能におけるタイミング要件
4.3.5. SCFIFO の ALMOST_EMPTY 機能のタイミング
4.3.6. FIFO の出力ステータスフラグとレイテンシー
4.3.7. FIFO の準安定状態の保護および関連オプション
4.3.8. FIFO の同期クリアと非同期クリアの影響
4.3.9. SCFIFO および DCFIFO の Show-ahead モード
4.3.10. 異なる入力幅と出力幅
4.3.11. DCFIFO のタイミング制約の設定
4.3.12. 手動インスタンス化のコーディング例
4.3.13. デザイン例
4.3.14. クロック・ドメイン・クロッシングでのグレイコード・カウンター転送
4.3.15. エンベデッド・メモリーの ECC 機能に関するガイドライン
4.3.16. FIFO Intel® FPGA IP のパラメーター
4.3.17. リセットスキーム
インテルのみ表示可能 — GUID: vgo1440400733939
Ixiasoft
3.3.2. 混合ポートの Read-During-Write モード
混合ポートの Read-During-Write モードは、シンプル・デュアルポート RAM モード、トゥルー・デュアルポート、シンプル・クアッドポート RAM に適用されます。 2 つのポートにおいて、読み出しおよび書き込み動作が同じクロックを使用して同じメモリーアドレスで行われます。一方のポートでアドレスから読み出し、他方のポートで書き込みを行います。
出力モード | メモリータイプ | 詳細 | サポートされる動作モード |
---|---|---|---|
New Data | MLAB | 異なるポートへの Read-During-Write 動作により、データが MLAB メモリーに書き込まれると、次の立ち上がりエッジで、MLAB のレジスターされる出力に New Data が反映されます。 このモードは、出力がレジスターされる場合にのみ利用可能です。 |
|
Old Data | M20K、MLAB | 異なるポートへの Read-During-Write 動作により、RAM の出力には、特定のアドレスの Old Data の値が反映されます。 MLAB では、このモードは出力がレジスターされる場合にのみ利用可能です。 |
|
Don't Care | M20K、MLAB | RAMは、Don't Care 値または Unknown 値を生成します。
|
|
New_a_old_b | M20K | 異なるポートへの Read-During-Write 動作により、RAM の出力は、ポート A では新しいデータを反映し、ポート B では古いデータを反映します。 |
|
RAM: 2-PORT Intel® FPGA IPの設定 | 出力動作 | |||
---|---|---|---|---|
パラメーター | 有効になっているパラメーターのオプション | altera_syncram パラメーター (read_during_write_mode_mixed_ ports) |
Read-During-Write 時の出力データ | MLAB アトム (Chip Planner に表示される) |
Mixed Port Read-During-Write for Single Input Clock RAM How should the q_a and q_b outputs behave when reading a memory location that is being written from the other ports? |
Old Data | old_data | 古いデータ4 | 新しいデータ |
New Data | new_data | 新しいデータ | 新しいデータ | |
Don't Care | dont_care | Don't care 5 | Don't Care |
図 24. 混合ポート Read-During-Write: New Data モード次の図は、New Data モードでの混合ポート Read-During-Write 動作における機能の波形サンプルを表しています。
図 25. 混合ポート Read-During-Write: Old Data モード次の図は、Old Data モードでの混合ポート Read-During-Write 動作における機能の波形サンプルを表しています。
図 26. 混合ポート Read-During-Write: Don't Care モード次の図は、Don't Care モードでの混合ポート Read-During-Write 動作における機能の波形サンプルを表しています。この動作は、M20K ブロックにのみ適用されます。
図 27. 混合ポート Read-During-Write: New_a_old_b モード次の図は、New_a_old_b モードでの混合ポート Read-During-Write 動作における機能の波形サンプルを表しています。
4 古いデータは外部ソフトロジックを介して実現します。MLAB ブロックは、新しいデータのみをネイティブにサポートします。
5 出力データは Don't care になります。IP は、Read-During-Write 時に出力データの準安定状態を保証しません。