Intel Agilex® 7 エンベデッド・メモリー・ユーザーガイド

ID 683241
日付 4/10/2023
Public
ドキュメント目次

4.3.11.2.1. SDC コマンド

表 50.   インテル® Quartus® Prime のフィッターとタイミング・アナライザーでの SDC コマンドの使用方法以下に提供されている SDC の説明は、DCFIFO のユースケースでの概要です。SDC の詳細に関しては、Intel Quartus Prime Pro Edition Handbook の Intel Quartus Prime Timing Analyzer の章を参照してください。
SDC コマンド フィッター タイミング・アナライザー 推奨される設定
set_max_skew 34 マルチビット CDC パスのフロップの配置とルーティングを制約し、ビットにおいて指定されているスキュー要件を満たします。

指定されているスキュー要件が完全に満たされているかを解析します。クロックパスとデータパスの両方が考慮されます。

1 起動クロック未満に設定します。

set_net_delay

set_max_skew に類似していますが、クロックのスキューを考慮しません。

クロッシング・レイテンシーが制約されていることを保証します。

指定されているネット遅延要件が完全に満たされているかを解析します。クロックパスは考慮されません。

これは現在、1 ラッチクロック未満に設定されています。 35

set_min_delay/set_max_delay

set_false_path コマンドを模倣することによってフィッターの作業を緩和します。ただし、他の SDC はオーバーライドされません。 36

セットアップ/ホールド・チェックに対するタイミング解析を緩和し、失敗しないようにします。 37

これは現在、最大/最小で 100ns/-100ns に設定されています。 38

34 タイミング・アナライザー 2 のない以前の Quartus のバージョンでは、コンパイル時間に大きな影響を与える可能性があります。
35 熟練ユーザーの場合は、デザインに基づき値を微調整することができます。例えば、デザインでより長いクロッシング・レイテンシーを許容できる場合 (フルのステータスおよび空のステータスが遅延します) は、これを緩和することができます。
36 set_false_path (優先順位が最も高いため、非常に長い挿入遅延が発生する可能性があります) を使用しない場合、フィッターはデフォルトのセットアップとホールドを満たそうとしますが、これは過剰制約になります。
37 set_false_path を使用しない場合、CDC パスはデフォルトのセットアップとホールドで解析されますが、これは過剰制約になります。
38 CDC パスを観察する際に、set_false_path と比べて約 100ns の遅延が予想されます。